porque FDG901D (p motorista MOSFET) não pode dirigir MOSFET FDN360P

E

EDA_hg81

Guest
Eu tento usar Sparan 3 para controlar FDG901D (entrada lógica é 3.3V CMOS) para a condução FDN360P. Por que não funcionou? o que é as possíveis razões para isso? Obrigado
 
Você pode mostrar o seu esquema e descrever quais os sinais não estão funcionando?
 
A idéia é para a realização de ligar e desligar seqüência. Use FDN360P como um interruptor, ligando o dreno ea fonte de FDN360P para transferir DC 12V da fonte para o dreno de FDN360P para habilitar um outro chip de potência. Quando eu apertar um botão, FPGA vai definir elevado (LVTTL 3.3V) no pino lógica de FDG901D então FDG901D vai ligar FDN360P controlando o portão de FDN360P. Eu estou ligado a VDD de FDG901D a 12 V e manteve flutuante pino Slew. O problema é quando todo o sistema estiver ligado, o dreno de FDN360p já está 12V antes mesmo de apertar o botão. O que é as possíveis razões? Agradecemos antecipadamente. o seguinte é a URL do esquema: http://images.elektroda.net/70_1183047159.jpg
 
Se o MOSFET é 'ON' como você diz que é, então, a porta do dispositivo tem bastante tensão presente para ligá-lo. Você já olhou para a virada em características do MOSFET você está usando para ver se estes são compatíveis com a saída do driver como você tem configurado. Você pode precisar controlar o dv / dt do driver em vez de deixá-lo flutuar. E
 
Eu sou muito novo para coisas analógicas. Eu só verificada Threshold Voltage Gate. Você deixaria saber que outras Características elétricas eu deveria verificar? Obrigado.
 
Oi, para o FDG901D a tensão de alimentação é apenas max 10V. Em seu esquema que você está usando 12V. Talvez este seja um erro em seu desenho ou o chip é allready foi. Existe alguma razão para que você não está usando um transistor comum e alguns resistores? Se é uma questão de espaço que você pode ter um olhar para os transistores de resistência equipadas como o PDTC115ET. Além disso, para o FET, se você quiser usar um outro tipo, tenha cuidado. Alguns Fairch recente. Do FET têm um max. GS tensão de 7V. Exceder essa tensão pode distroy seu FET. Atenciosamente
 
Como inventor (y) sugeriu, a fonte de 12V pode ter danificado o FDG901D por exceder sua classificação máxima absoluta VDD de 10V. Consulte a página 1 da folha de dados. Assumindo que o chip sobreviveu, talvez você está medindo 12V na saída simplesmente porque a saída não tem qualquer carga, e o transistor tem uma pequena quantidade de fugas quando "off". Tentar colocar uma carga, tal como uma resistência de 1K ohm de dreno para o solo. Se isso não ajudar, então o que você medir tensões no portão transistor quando o sinal FPGA liga e desliga?
 
Pode ser que você está certo. Tenho notado isso, já que o adaptador de energia que estou usando só pode me dar 12 V e eu quero ter chance. Agradeço todas as suas sugestões. Eu tenho que mudá-lo para 10 V para tentar novamente. Tenha um bom fim de semana. [Size = 2] [color = # 999999] Adicionado após 1 hora 7 minutos: [/color] [/size] Eu testei este circuito usando a entrada de 10V. Eu também descobri que o Min Logic Tensão de entrada ALTO de FDG901D é de 75% de VDD, isso significa que a entrada lógica é de pelo menos 7.5V. Eu usei duas fontes de energia para definir duas voltagens necessárias. Os seguintes são os resultados. Quando a energia de entrada lógica é off: a saída de drenagem de FDN360P é 10V a tensão da porta é 10V Quando a energia de entrada lógica é em (8 ms necessidade de ser estável): a saída de dreno é FDN360P 0V a tensão da porta é 0V eu não encontrei qualquer exigência para a entrada lógica elevando tempo. Parece FDN360P está funcionando, mas não corretamente. Mas qualquer maneira lógica de entrada de 7,5 V não é adequado para FPGA, você pode me ajudar a encontrar um P o driver MOSFET canal que pode aceitar a lógica 3.3V e pode tolerar a alimentação de entrada de 12V? Obrigado.
 
Oi, como eu postei antes. Dê uma olhada em transistores resistor equipados. Para o seu circuito, uma PDTC115ET vai ficar bem. Abaixo está um esquema. R23 é 220K. Note-se que as resistências dentro do RET (PDTC114ET) neste circuito não são 100K 100K + como o PDTC115ET. E de fato o máximo. Avaliação fornecimento do FDG901 é 10V. Mas em 10V você nunca vai chegar lógico alto com uma unidade de 3.3V. Supõe-se a trabalhar entre 2,7 e 6V.
 
muito obrigado pela ajuda. Eu vou tentar na próxima semana. ter um bom fim de semana.
 
Ei inventor (y), agora o circuito está funcionando. Muito obrigado.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top