Por sinal deve ser estável na configuração e mantenha a janela?

A

ankit12345

Guest
Eu não estou esperando a resposta metaestabilidade ....

 
Quer dizer por isso que temos tempo de setup e tempo de espera no circuito digital?Eu tenho o mesmo problema.

 
Quer dizer por isso que precisamos de sinal estável em circuito digital?

 
u resposta para esta necessidade de analisar o circuito dado pela borda positiva desencadeada d-circuito Flip flop dada em maris mano

 
acordo com o que eu entendi do estudo do STA, se o sinal não é estável durante a instalação ou tempo de espera do FF, então não será capaz de identificar a entrada correta que pode resultar em metaestabilidade ou se não metaestabilidade, então você pode obter uma saída, mas não os esperados.

 
Se o sinal não é estável antes do tempo de setup e continua a manter-se estável até o tempo de espera, o valor captado por um flip-flop pode não estar correto.

 
O auto-estudo é a melhor maneira de entender este problema!
Apenas de um empate flipflop com portões e assumir alguns atrasos por cada porta, e tentar resolver isso alterando inputs em intervalos de tempo diferentes.Depois, você pode facilmente compreender porque u exigem um sinal estável no tempo de espera entre a instalação n!

 
Ok ..... deixe-me dizer desta maneira ......................

Este é o relógio borda ________|"""""""""" ativo meu
Esta é a instalação e mantenha vezes ....| tsu .....|.. ..|...... th
Este é o meu sinal de dados ___________|'''''''''''''''''''''''
Mas, devido à paracities,
os dados serão como this____________ /""""""""""""
Assim, na borda ativa, a tensão da amostra não é o que esperávamos (0 r 5 ).... pode ser em torno de 2,5 v. ...... que ........ Flip Flop é um feedback ......... circuito que leva muito tempo para ampliar a 0v a 5v r 2,5 ..........

Eu acho que sou capaz de transmitir a minha mensagem ..... então alguns podem entendê-la ....... Por favor alguém explicar claramente o meu conceito ... para que outros possam compreendê-lo em uma maneira melhor ... .

 
u pode compreender a D-flip-flop como duas portas de transferência.
Sinal IF não estável na janela de configuração,
Então o sinal não é captado corretamente, enquanto o portão fechado a transferência!
Sinal IF não estável na janela de espera,
Seguida, os dados recentes podem substituir os dados antigos, enquanto os portões de transferência estão abertas!

 
Basta analisar-se uma DF / F com a entrada e dado o feedback de Q e Qbar.Resposta à sua pergunta está lá dentro.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top