K
ktsangop
Guest
Olá a todos!
Alguém poderia me explicar por que uma simulação que está correto em qu Altera (at) RTUs não está na ModelSim?
Tenho qu (at) RTUs 7,2 web ed.e 6.2b ModelSim (versão não altera).
Eu corri uma simulação baseada em um arquivo em formato wave i criado em qu (at) RTUs e então exportar o relatório para um arquivo de teste Verilog (*. vt)
Carreguei o arquivo de teste em ModelSim e correu vector_test e não succed.Eu tentei tanto testes funcionais e de timing.
Também tentei o meu código testbenches, mas nenhum deles funcionou.
É porque RTUs qu (a) está usando características do dispositivo específico, como atrasos e etc portão ModelSim não?
Thanks in advance!<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorrir" border="0" />
Alguém poderia me explicar por que uma simulação que está correto em qu Altera (at) RTUs não está na ModelSim?
Tenho qu (at) RTUs 7,2 web ed.e 6.2b ModelSim (versão não altera).
Eu corri uma simulação baseada em um arquivo em formato wave i criado em qu (at) RTUs e então exportar o relatório para um arquivo de teste Verilog (*. vt)
Carreguei o arquivo de teste em ModelSim e correu vector_test e não succed.Eu tentei tanto testes funcionais e de timing.
Também tentei o meu código testbenches, mas nenhum deles funcionou.
É porque RTUs qu (a) está usando características do dispositivo específico, como atrasos e etc portão ModelSim não?
Thanks in advance!<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorrir" border="0" />