Por favor, tel me como depurar seguinte síntese erro Verilog

[victoria_jitesh]

ERROR: XST: 528 - Multi-source na Unidade de ERROR sinal: XST: 528 - Multi-source na Unidade de sinal Por favor, me diga o que devo fazer alterações no meu código (simulação RTL logicamente OK) para que o código se torna synthesizable.

 

[echo47]

Seu código tem várias saídas conectadas entre si. Provavelmente, duas declarações diferentes ao mesmo tempo dirigindo o mesmo sinal. Se você precisar de ajuda para localizar o problema, mostrar o código HDL.

 

[mmarco76]

Parece que você está movendo um sinal de duas fontes diferentes. Por exemplo, você tem duas processo que move e TXC x_busy. Contra-exemplo. p1: processo (RCL) começam a se clk'event e clk = '1 ', então, se a = '1'. então .. cnt

 

[victoria_jitesh]

Graças a ambos (echo47 e mmarco76), o seu conselho funcionou.