B
Bulma
Guest
Oi todos os Engenheiros de verificação! Recentemente eu tentar novo método, por escrito, testbench. Em vez de deixar de Controle Reg / Array dentro de cada módulo, eu trazê-los todos para ficarem juntos fora do módulo central superior (para salvar mem & para fazer com que pareça Asic - mem fora estadia). Em cada módulo irá obter informações por um link para TBmem. Mas o problema é que correr muito mais lento (140%)! Qualquer um tem alguma idéia do porquê ... ?