por disposição de pós e simulação de tempo não ?????????????????

G

gauz

Guest
Oi, eu tenho um projeto, a simulação é rtl ok, em seguida, 1, após a síntese (ise62), o portão (traduzir) os dados de saída de simulação é ok, enquanto há violações relatadas quando runing de simulação. Eu acho que é razoável 2, depois de mapa, o relatório ise segurar violação de tempo. quando executar a simulação, o resultado de saída é unknow (x). então eu especificar "+ no_notifier", o resultado é ok. é razoável também. 3, após p & r, o STA relatórios nenhuma violação timing, mas quando simulação, ainda relatam violação tempo em "X_FF", eo resultado é ainda desconhecido (X), qual é o problema? Eu acho que não deve haver qualquer violação mais com o tempo STA fixa. alguém poderia ajudar?? Graças um milhão! gauz
 

Welcome to EDABoard.com

Sponsor

Back
Top