Poderia módulos Verilog usado junto com módulos VHDL?

[walkon]

Eu poderia usar um módulo Verilog para dirigir um modelo VHDL? Porque eu quero apresentar números reais, mas parece Verilog mesmo não poderia apoiar a matriz real. Então eu poderia usar um VHDL para fazer o cálculo com números reais conduzidos por um módulo Verilog? Obrigado.

 

[davorin]

Vários pacotes apoiar entradas de idioma mistos como Altera Quartus, ISE Xilinx e Synplify Pro ... ispLever não ... Já foi discutido algumas vezes aqui ... você procurou antes de postar sua pergunta? Eu não acho que (o; E diga-me .. por que você postar a pergunta em "projeto de circuitos analógicos"??

 

[vaf20]

duas perguntas: 1 - o que é ispLever? 2 - pode esta modalidade mista foram sintetizados? tnx

 

[davorin]

duas perguntas: 1 - o que é ispLever

ferramenta de software de Malha para os seus dispositivos?. Poderia ter sido respondida através de uma rápida pesquisa no Google!

2 - pode esta modalidade mista foram sintetizados

O que você acha que significa quando eu digo acima mencionados ferramentas suportam linguagens mistas? Eles estão "sintetizar" ferramentas!

 

[walkon]

oi, Obrigado por responder u muito. em segundo lugar, eu só percebi que eu postei no conselho errado. Eu tento encontrar o meu post sobre projeto de circuitos analógicos agora. hehe Eu pensei que eu postei lá, mas parece que não. Lamento pelo transtorno que eu trouxe.

 

[walkon]

E, olhando para trás com a discussão anterior, fico com a ideia de que ela poderia funcionar. E a razão pela qual eu preciso usar VHDL é porque eu quero processar alguns números reais. E poderiam os portos em Verilog ser definida como o formato de matrizes reais?

 

[ram]

Sim, você pode usar com cadência

 

[nand_gates]

Você pode usar a porta para a saída de módulo no.s reais em Verilog para que você precisa para usar $ $ realtobits bitstoreal e funções do sistema! Verifique com Cadence Verilog usuários guid