pode explicar-me qualquer organismo WHT é SDF Anotação

[Ajay R Gudi]

oi,

Pode qualquer organismo expain mim WHT é SDF anotação

 

[satya_422]

Oi
SDF standerd Atraso formato itselft nome indica, ela consisists de células e líquidos atrasos nos diferentes níveis após a síntese.
SDF é um standers whih é apoiada por todas as ferramentas EDA.
Afetr realizar a síntese ferramentas irá gerar sdf wrt dado libraies.
Podemos usar este arquivo para pós simulação, Timing Analysis, ou ferramenta migração .. etc ..
Para mais informações e pode olhar para SDF formatos em sítios.
- Satya

 

[raghu_836]

pode ser o formato padrão Atraso
ou Iniciar Delimitador Frame

 

[chihchiang]

SDF anotação é um passo para incluir o calendário para a gatelevel netlist.

 

[hnreda]

SDF é usado para STA - Synopsys e Candence Primetime ...assim por diante

 

[yln2k2]

Oi,

SDF estandes para Standard Delay Format.

podemos pegar esse arquivo para uma soc em várias fases do fluxo ASIC

- Síntese (Wireload modelo, mas não preciso)
- Cell Passo (Magma / PC / Jupitar, pode ser usada para fazer GLS setup)
- Depois de posicionamento (para PC, usado para GLS setup)
- Após isto é Detalhe Rota P & R (mais realistas e precisos para Gate Nível simulações)

Thanks & Regards
yln

 

[rameshsuthapalli]

Oi tudo,

cada empresa irá fazer a simulação do seu código para a sua função rtl justificações.mas, a fim de saber que o desenho está trabalhando em tempo real ou não eles vão simular o netlist com o sdf.such que eles podem fazer as simulações da dinâmica do design.it é apenas para as verificações.

SDF contém;

cantains que o atraso cused pela rede e cada uma das células em todos os cantos (ou seja, max, min, típ).

atenciosamente,
ramesh.s

 

[Raptor]

SDF estandes para Standard Delay Format.Este arquivo contém informações atraso.Por exemplo:
1.Para combinações portões: A proposta de mudança atraso na entrada à mudança na produção.
2.Sequencial Cell: Relógio-2-Out atrasos.
3.E também interligar atrasos.

Após layout, parasitárias-extração é feita.O resultado destes é normalmente spef, etc dspf que não pode ser usado diretamente com netlist para simulação.Assim, ele é convertido para SDF (SDF é gerada com base na RC arquivo).
Assim, usando SDF simulação em que você está fazendo certo de que o real atraso (layout) está a ser utilizado para simulação.
Isto está de volta-anotação.

 

[deh_fuhrer]

SDF defende padrão parasitárias formato.
há atrasos geralmente associados a cada digitais portas delimitadas por alguns são chamados condition.these calendário arcs.the comentarista que é geralmente inbuilt ferramentas para simulação sdf e olha o modelo funcional do portão e verifica se o calendário completo arcos estão presentes em SDF file.It também olha para o portão coerência entre nível netlist, modelo funcional e sdf.

 

[satya_422]

De maneira simples adicionando atraso coisas para netlist homem ..- Satya

 

[hustyw]

Como está dito antes, SDF é uma espécie de calendário arquivo.Ela pode ser produzida a partir do modelo de simulação quando fazemos pré-sim que não cuidar de líquido atraso.No pós sim, nós podemos extrair RC demora de líquido parasitados parâmetros.Então, nós podemos dar tanto líquido e portão demora para simulação, ele é chamado de back-anotação.Eu uso NF simulador de fazer a simulação e depurar padrões ou testbench.
Eu não
estou familiarizado com a apresentação gráfica, o fluxo e que instrumentos utilizar para fazer backend engenheiros fornecem SDF para pós-sim, eu quero saber alguns details.Thank você!
além: Outra questão é saber como podemos obter o atraso infmation quando condtions mudar,
quero dizer que operam tensão, temperatura e freqüência variam em uma faixa que chamou cantos (mindelays, typdelays e maxdelays).

 

[spauls]

SDF contém IO Delay, SET UP, HOLD, CÉLULA DELAY,
Útil para Calendário Dynamic Analysis (portão SIM)