G
Git
Guest
Alguém sabe onde eu posso encontrar o algoritmo PID implementado em VHDL, ou como favor IP? Git
M
massive
Guest
Talvez você deve tentar usar matlab. Você pode construir o modelo matemático. Eu acho que há uma possibilidade de se transferir o modelo matemático em VHDL com Matlab. É claro que você precisa de um certo conhecimento de Matlab.
G
Git
Guest
Gostaria de saber sobre Matlab, mas eu não consigo ver nenhuma maneira de fazer Matlab -> conversão VHDL, a menos que parte do StateCAD está sozinho. Git
E
eltonjohn
Guest
Oi Git Eu estou trabalhando em uma metodologia de síntese comportamental. chamada automática de programação .. Bem, não é uma realidade plena ainda. Mas muito pode ser feito .. 1) Você começa com um modelo matlab .. (Simulink) Então você saída de código C seqüencial com RTW 2) Você simular este e perfil de código .. para ver onde estão os gargalos no algoritmo .. Uma vez que você sabe o que paralelizar 3) Você paralelizar o código C seqüencial com sintaxe HandelC (este, na verdade, é feito à mão ..) 4) Celoxica sintetizar para o seu favorito FPGA 5) Route Eu também estou tentando outras abordagens com Java Iniciando com outro Matlab ferramenta compatível de Mathwizards http://www.mathwizards.com/
G
Git
Guest
Ufa. Graças EJ, mas eu não acho que tem todas as ferramentas necessárias para concluir isso e provavelmente nem todos o conhecimento 
Eu tenho um cpu risco embutido macio no FPGA, mas eu já havia acreditava que fazê-lo em software levaria muito longa. Eu escrevi a rotina em C e compilado até 60 ciclos de clock que será de cerca de 1uS que é bem menos do que eu pensava. Eu ainda prefiro fazê-lo em VHDL, mas pelo menos eu tenho uma solução, se pressionado. Git
Eu tenho um cpu risco embutido macio no FPGA, mas eu já havia acreditava que fazê-lo em software levaria muito longa. Eu escrevi a rotina em C e compilado até 60 ciclos de clock que será de cerca de 1uS que é bem menos do que eu pensava. Eu ainda prefiro fazê-lo em VHDL, mas pelo menos eu tenho uma solução, se pressionado. Git