V
vandelay
Guest
Estou estabelecendo um cartão de processamento de sinal que envolve uma SDRAM DDR2, e tenho algumas dúvidas sobre o encaminhamento do ônibus. Eu comecei com os grupos de dados de um dispositivo de 16-bit de largura, e tenho conseguido em bits de dados de fiação, estrobos, e máscaras de bits para o meu FPGA usando 20 milímetros + / - 0,1 mm traços longos 5 mil de largura, com NENHUMA vias, sólido plano de terra diretamente abaixo. A documentação eu li sugere agrupamento de bits de dados com flash e um pouco de máscara para cada byte, como uma "pista byte ', porém eu não posso separar o barramento de 16 bits em faixas de bytes sem comprometer (adição de vias para o ônibus). Como o barramento de dados é relativamente curto (20mm) Espero sair com intercalação todos os 16 bits de dados e strobes associados / máscaras de bits, em uma única faixa com largura de espaçamento 3x traço aproximadamente entre sinais de maior número de pontos, e ainda usá-lo em velocidade máxima (667) Pode alguém com experiência de layout DDR2 me dar um heads up sobre isso? Eu poderia usar dois RAM 8-bit para facilitar o agrupamento de pistas de bytes individuais, mas este é um projeto de custo sensível então eu gostaria de fugir com apenas um chip de memória RAM, portanto, um dispositivo de 16-bit. Além disso, eu não vou ter problemas com esfola efeitos usando 5mil largura 20mm traços longos, certo?