Pergunta Sobre RTL Compiler

  • Thread starter Psychotic_Waltz
  • Start date
P

Psychotic_Waltz

Guest
Gostaria de pedir-lhe uma pergunta sobre a RTL compilador ..
Qual é a diferença entre estes dois comandos:
write-mapped> netlists / DP_FP_ADDER.v
write_hdl> netlists / DP_FP_ADDER.v

e que um é a melhor, a fim de utilizar o netlist extraído em SOC Encontro?

Thanks in advance!

 
Tenho outra pergunta .. agora que eu tenho que lidar com núcleos que têm um relógio que eu executar o script na RTL compilador é o seguinte:

read_hdl fpu_div.v

elaborar

CC:: criar _clock [dc:: get_ports RCL]-5-período onda (0 2.5)
CC:: set_input_delay 1-relógio CLK) ([dc:: all_inputs]
CC:: set_output_delay 0.5-relógio CLK) ([dc:: all_outputs]
CC:: set_load 0,001 [dc:: all_outputs]
CC:: set_drive 1.2 [dc:: todas as entradas]

relatório calendário> relatórios / repo_DP_FP_DIV
relatório área>> relatórios / repo_DP_FP_DIV
relatório potência>> relatórios / repo_DP_FP_DIV
write_sdc> sdc / sdc_rc_file_DP_FP_DIV
write-mapped> netlists / DP_FP_DIV.v
write_sdf> DP_FP_DIV_sdf

Se eu tiver que lidar com um núcleo (por exemplo um comparador), que não é o que desencadeou relógio que tenho de fazer na RTL compilador?Eu não uso relógio os comandos que dizem respeito, obviamente, mas eu tenho que colocar mais alguma coisa?

 
tanto comando é o mesmo
write_hdl e escrever-mapeados estão fazendo mesmo ..interno alias só

 
obrigado!na outra pergunta que fiz antes de alguém pode me ajudar?

 
Lógica ferramenta de síntese, como a RTL Compiler e Design Compiler, está trabalhando de acordo com a calendarização constrangimento.

Sem calendário constrangimento, ferramenta deve tentar alcançar área mínima.

 
Eu see.If i netlist aproveitar esta área que é otimizada e utilizá-lo no encontro SOC Terei informações sobre o atraso?

 
Para sua primeira pergunta,
gostaria de recomendar a utilização write_design comando.Esse comando também gera. Conf arquivo que pode ser lido de imediato no Encontro.

 
Oi,

Tenho uma dúvida?
Como definir max_area constrangimento na RTL compilador?
não há dc:: set_max_area em RC
qualquer RTL Compiler relacionados comando para configurar o espaço máximo constrangimento?

Thanks in advance

Chaitanya.

 
Olá,
Alguém pode me ajudar por favor quais são as declarações da linguagem VHDL que são admissíveis na RTL estilo de codificação?

onde pode obter mais informação sobre alguns tutoriais sobre RTL codificação.

Qual é o caminho Comportamentais estilo diferente do estilo de codificação RTL.

 
conjunto max_area constrangimento é uma farsa.Todos síntese ferramenta funcionará em primeiro momento, então área.Se calendário não for cumprido, não há razão para max_area 0 constrangimento.

Eu vi a maioria das empresas utilizam max_area 0 constrangimento.No mundo real.O espaço cant realizáveis.

Aravind

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top