Pergunta Em processo de variação para Design

[suria3]

Pessoal,

Eu tenho aqui questão relativa à variação do processo.Como sabemos, durante a fase de projeto que será executado de simulação para o nosso circuito de acordo com a melhor e pior caso típico.A minha pergunta é, vamos dizer que meu resistor em meu projeto para variar / - 10%, o que significa que a variação de 10% já está incluído os melhores, piores e processo típico.Portanto, quando enviamos projeto para fabricação, presume-se que as alterações no valor do resistor já é visto durante a simulação de processos ou no caminho inverso.por favor me claro sobre este assunto.Muito obrigado.

Suria.

 

[Humungus]

Você deve levar em conta muito a variações muito e morrer à variação di no mesmo wafer.Como ambos os tipos de variações se manifestam da mesma forma que você deve adicioná-los e considerá-los com uma distribuição de probabilidade uniforme.Além disso, você deve levar em conta variações de dispositivo para dispositivo (correspondência) dentro do mesmo morrer e fechar um dispositivo para o outro.

Normalmente, a FAB vai lhe dar informações sobre ambos os tipos de variações.Até que você implemente um modelo adequado que representa ambas as variações.Se você está projetando circuitos analógicos, simulando a FF, SS e cantos TT não é suficiente.No mínimo você deve incluir FS, e cantos SF.De qualquer forma este não lhe dará uma idéia realista.Você deve executar simulações de Monte Carlo para realmente validar a sua concepção.

F = rápido, FF = N e P transistores são rápidos
S = lento
T = típico

 

[maddy]

Para adicionar a nota Humungus, o n º.de Monte Carlo, corre para ver uma disseminação do processo também serão recomendadas pela fundição.Em um processo de IBM, creio que foi executado 30.Às vezes, pode não ser possível ter 100 funciona em MC por causa do tempo e da memória.

Madhav

 

[sankudey]

Alguns pontos de real:Como mencionado acima em dois lugares, todas estas são necessárias.Mas definitivamente esses custos muito, pode ser em termos de tempo de simulação ou de outra maneira ao redor.Uma abordagem prática poderia ser a seguinte.

Ao executar o typ / bcs / arquivo WCS e cantos da gros ou variação absoluta é tomado cuidado.

For a differential pair which leads to offset, for a current mirror which lead to two different current.

Mas alguma coisa ainda está escondida. Isso é chamado de "incompatibilidade" ou "relativa incompatível".
Para um par diferencial que leva ao deslocamento, para um espelho de corrente que levam a duas correntes diferentes.

Algumas vezes esses pontos são provou ser potencial, nem mesmo degradar o desempenho do sistema como um todo, mas também poderia fazê-lo não-funcional.
.

Uma maneira prática de lidar com ela está a estudar a discordância em relação ao menor nível de bloco.
Este estudo poderia ser feito primeiro, por meio de análise e, portanto, compensar, a exigência de ganho, etc precisão poderia ser calculada cal.Segundo a análise do circuito é projetado.

.

Agora, quando um pequeno bloco de desenho é completo, você tem que se confirmou que é bastante robusto a incompatibilidade do dispositivo que foi comprovado na análise. Isto é feito por meio de simulação.Em teoria, você pode precisar de ir para colocar a mão os desfasamentos no dispositivo e simular.Mas o total não.
de permutação / combinação seria muito alto impedindo-a de verificação real. Assim, você começa a partir da entrada e da viagem para a saída através do caminho do sinal.
So at the output you find that the worst possible case case mismatch output is coming.

Como ir de IP para a saída, você adicionar o% de discordância (deve ser fornecido por fundição para o valor exigido Sigma), de forma que o erro são aditivos.

Então na saída você achar que o pior caso possível saída incompatibilidade caso está chegando .Assim, você tem reduzido o número total de permutações de uma única configuração.Para alguns a topologias, poderia haver mais de uma, digamos 3 / 4.Assim, ainda é possível lidar com a mão na simulação.

, you really have not the option to do the same again.

Agora você tem projetado um bloco que é incompatibilidade tolerante. Quando você está se conectando-las no sistema,

você realmente não tem a opção de fazer o mesmo novamente.Aqui, eu suponho, uma abordagem analítica seria bom o bastante quando o erro de todos os blocos são tomadas de forma aditiva.

Again some times this is taken as the best way to prove that the blcok will at least be functional even at worst condition, which information can not be given by Monte Carlo Simulation.

O que eu descrevi acima pode ser comprovada frutífera que não estão tendo a opção de executar a simulação de Monte Carlo, a nível do circuito.

Novamente algumas vezes esta é tida como a melhor maneira de provar que o Blcok será pelo menos funcional, mesmo na pior condição, que a informação pode não pode ser dada por Simulação de Monte Carlo.Simualtion Montecarlo dá% de peças de ir para o trabalho que é um dado estatístico.

Gd Luck ..
sankudey

 

[bagi]

algum corpo pode agradar a carregar um livro sobre simualtion Monte Carlo