L
lhlbluesky
Guest
i ter projetado um cascode dobrado opamp completamente diferencial usado para adc pipelined (1,5 bit por estágio), mas há alguns problemas: quando eu testá-lo em malha aberta com CMFB ideal (fonte vcvs), o GBW é 103M, o ganho é de 80 dc largura de banda de db,-3db é de cerca de 10kHz, no entanto, quando eu testá-lo em circuito fechado com sc-CMFB, existem alguns problemas estranhos: primeiro, o meu objeto de design é [color = red] 15ms / s [/color], mas o velocidade real é de apenas 2 ms / s ou mais, o que eu faço, continua a ser assim; eu não sei por quê? segundo, na fase de amostra, eu quero redefinir vout + e vout-to vcm (0.9V) através de um interruptor CMOS em fase Phi1, no entanto, o valor é sempre abaixo de 0.9V, no primeiro ciclo do clock, é sobre 500mV e aumenta gradualmente até que o ciclo de clock seis anos, ela atinge 890mV ou assim, depois disso, ele permanece inalterado; eu não sei por que, também, por outro lado, quando eu ligar Cs e Cf para vcm através CMOS interruptor na fase Phi1, o valor é exatamente 0.9V, assim, eu acho que o interruptor CMOS é ok, mas o que há de errado? terceiro, se conectar i vin-to 0.9V, vin + de 0.3V para 1.5V, então vref = 0,6 V, vref + = 1.2V.vref = 0,6 V, não é mesmo? e eu que saber qual é o valor desejado de vout + e vout-? por exemplo, quando vin + = 1,4 V, qual é o valor desejado de vout + e vout-? por favor me ajude, eu estou realmente confuso, agradece a todos.