papel Necessita desta pipeline ADC

[benchen]

Relógio freq é de cem KHz severl a 2MHz.
Vdd = 1.8V Resolução: 8 bits
Eu acho que é OK SAR para este applicatioin, mas o chefe me pediu para usar pipeline.
O problema é o seguinte:
1.O Vin é único, e não sinal diferencial.Mas eu achei mais do gasoduto ADC são de entrada diferencial.
2.O alcance da Vin é de 0 a 1.7V.É possível para o encanamento para conseguir isso?

Pode-se introduzir algum papel para a entrada singel e quase completa gama de pipeline ADC?
Obrigado.

 

[wael_wael]

benchen escreveu:

Relógio freq é de cem KHz severl a 2MHz.

Vdd = 1.8V Resolução: 8 bits

Eu acho que é OK SAR para este applicatioin, mas o chefe me pediu para usar pipeline.

O problema é o seguinte:

1.
O Vin é único, e não sinal diferencial.
Mas eu achei mais do gasoduto ADC são de entrada diferencial.

2.
O alcance da Vin é de 0 a 1.7V.
É possível para o encanamento para conseguir isso?Pode-se introduzir algum papel para a entrada singel e quase completa gama de pipeline ADC?

Obrigado.

 

[ericliu]

Verifique este documento "A Single Ended 12 bits 20 MAMOSTRA / s Self-Calibrando Pipeline A / D Converter", IEEE JSSC, vol.33 no.12 de dezembro de 1998.A primeira fase deve ser o single-ended de SHD diferencial.