Você pode usar o utilitário xportar. Existe um utilitário que converte projetos Abel ou AHDL para o formato Verilog ou VHDL Este é incluído como um utilitário nas ferramentas Xilinx e pode ser encontrado em%% XILINX / bin / nt / xport.exe. Ele precisa ser executado através de uma janela do DOS.
Mas esperar o resultado como um netlist VHDL. Não é nada que você possa compreender. Se você está pretendendo-lo apenas de sintetizá-lo e testá-lo sem realmente olhar para o VHDL gerado, talvez XPORT é para você. Eu usei-o para alguns projetos legados feitos em ABEL, e seria apenas um erro para fora em alguns arquivos de Abel. então eu tive que fazer algumas alterações manualmente. Se não é muito grande de um projeto, pode valer a pena para apenas converter de ABEL para VHDL com a mão. Você terá um design limpo, para começar, e você pode executar seus vetores de teste para verfiy o projeto. Nunca tentei converter AHDL para VHDL. não posso comentar sobre isso. Espero que isso ajude, Kode
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.