oferecer constrangimentos à quartus através de precisão (ferramenta mentor)

[rca]

Oi, nosso fluxo de projeto de FPGA, de precisão usados ​​para ler e compilar a lógica e preparar os dados para quartus. Nós também fornecemos a precisão de um arquivo sdc que contém a colocação de pinos. Como podemos descrever neste arquivo sdc o caminho para colocar em tristate os pinos do FPGA não utilizados? melhores cumprimentos rca