O que é uma função do PLL e DLL em FPGA?

[jay_ec_engg]

Oi ..
o que é uma função do PLL e DLL em FPGA ..FPGA enquanto selecionando ...que as especificações relacionadas com PLL e DLL eu deveria manter em mente.
Alguém pode me dar algum exemplo onde PLL e DLLs têm desempenhado papel fundamental na concepção?

 

[brmadhukar]

Quando você precisar de frequências de relógio que dizer 3 vezes maior do que o seu relógio fundamentais que você pode usar o bloco multiplicador de clock e isso vai poupar-lhe um relógio extra e também fornece a sincronização.Estes blocos de usar DLLs.PLLs não são tão importantes.Eles podem ser aproximada de perto pela DLL.

Assim se seu appln requer múltiplos sincronizados superior do seu FPGAs usar relógio que DLL de suporte.

BRM

 

[jay_ec_engg]

antes de tudo obrigado ...
Na verdade eu não sei como usar esse recurso em FPGA ...Eu trabalhei com FPGAs Altera ...Mas eu nunca utilizou esta tecnologia ...e não sei como usar a DLL e PLL ...Como é que pode multiplicar os relógios?
guia-me por favor ..willbe é muito útil para mim em meu presente projeto também ...

Ouvi dizer que alguns IDT Zero Delay Buffers também estão disponíveis que wil dar u relógios mesmo (quero dizer, a partir de 1 u sourse relógio começará 4 clks como o / p) ..Então, se o pino não é um constrangimento em FPGA ur Então eu usei essa tecnologia ..

mesmo após deviding um relógio dentro FPGA ..u usado para levá-lo fora, como o / p, e novamente me deu para o próximo bloco de I / P (fisicamente curto-circuito I / O e pinos p / pino p) ... Alguém disse que a sua melhor u que fazer isso. ..como é verdade?

 

[silencer3]

PLL e DLL são usados para multiplicar e dividir a freqüência de clock de entrada dada a FPGA com ou sem mudança de fase no relógio resultatnt.

Para dispositivos Xilinx goto DCM (Digital Clock Manager) no coregen usar o FPGA PLL ou DLL.Para dispositivos Actel, por favor, área de uso goto PLL do seu manual de usuário.

 

[tom123]

PLL e DLL são utilizados para compensar buffer relógio de entrada e

atraso árvore relógio, usando DLL ou PLL, borda ativa uma entrada de relógio

DFF e da borda interna do relógio irá ocorrer simultâneamente.

IO tempo que melhoram dramaticamente e facilidade de interface entre FPGA

e outros chips ASIC.

atenciosamente
jay_ec_engg escreveu:

Oi ..

o que é uma função do PLL e DLL em FPGA ..
FPGA enquanto selecionando ...
que as especificações relacionadas com PLL e DLL eu deveria manter em mente.

Alguém pode me dar algum exemplo onde PLL e DLLs têm desempenhado papel fundamental na concepção?

 

[Realtek]

Confie no seu sistema precisa de uma fonte clara de relógio ou não
Se você trabalhar em alta freqüência (> 68 ou 100M)
e é um sistema de sincronização (ex: Sonet ....)
você precisa de um PLL (selecione Altera 20Kxxx ou acima)
Se não (alguns usam sistema de RC é suficiente), você não precisa de um PLL.

 

[arunragavan]

na verdade, você pode construir infact PLL ur próprio ADPLL wud ser apropriado ..I wud dizer que seria melhor se u projetou urself.

uma estrutura PLL geral wud tem detector de fase, um filtro passa-baixa e um VCO.

h ** p: / / www.uoguelph.ca/ Antoon ~ / gadgets / PLL / pll.html

Dê uma olhada nesse ..

u ajudar wud

no que diz respeito

 

[dBUGGER]

Bem, o pll's e DLL's do que muitos empregos na FPGA ou ASIC.Eles são usados para multiplicar uma frequência de relógio, dividi-lo, fornecer uma versão em fase deslocada de um relógio, etc, e sim de um curso o relógio muito baixo skew / p.
A freqüência é a multiplicação deve ser alcançado com a ajuda de um oscilador de alta freqüência dentro (embora nenhum vendedor fala como é feito !!!!!).A fase mudou relógio pode ser usado para fazer interface com outros componentes de bordo, onde você pode apenas atrasar o seu relógio por algum tempo para que o rastreamento comprimento do PCB não vai acrescentar atraso extra e seu sistema ser totalmente sincronizado com relação ao relógio principal.
Para que a diferença entre o PLL e DLL que você pode se referir a qualquer guia Xilinx dispositivo do usuáribrigado.