N
naveen_zs
Guest
Como é que eu posso fazer differer entre um portão Gatting clock (por ex: NAND) a nota portão simples: se eu tenho usado uma ferramenta Synopsys DC à síntese
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
V
viju
Guest
Oi Naveen, Se a sua biblioteca tem celular Gating Relógio, em seguida, DC pode-se inferir gating relógio automaticamente (se você permitir gating relógio na sua síntese).
N
naveen_zs
Guest
[Quote = Viju] Hi Naveen, Se a sua biblioteca tem celular Gating Relógio, em seguida, DC pode-se inferir gating relógio automaticamente (se você permitir gating relógio na sua síntese). [/Quote] Obrigado Viju Eu apenas abster-se a minha pergunta para uma forma muito clara (minha dúvida é analisar os relatórios em PT-STA) que eu estou vendo as violações dos 30 + ns (12 ns é o meu design - período de relógio) quando eu ligar CLOCK Gatting ON no PT, como posso interpretar se isso é válido ou não
H
HolySaint
Guest
ele pode gerar atraso do relógio para que o celular de alta velocidade não deve definir gating relógio que só eu acho que