nomes de estilo para identificadores em Verilog HDL

[DSD]

Há dois estilos de nomear familiares para identificadores (nomes de sinal, os nomes das portas, os nomes dos módulos, etc) em Verilog HDL.

1.Use letras minúsculas para todos os identificadores, por exemplo rx_flow,.

2.Misture letras minúsculas e letras maiúsculas para todos os identificadores, por exemplo, RxFlow.

Qual o estilo que você usa no seu design?Por quê?

Eu prefiro o estilo segundo porque é mais clara e usa letras menos.

 

[santuvlsi]

caro amigo,

Putying um sublinhado não está certo arriscado?

também o que dizer vantagens e desvantagens, o seu desejo deles, e praticidade.

santu

 

[asicganesh]

Você pode ler Verilog Codificação diretrizes de sua organização ou cliente a adotar uma convenção de nomenclatura adequada

 

[pra]

a maioria das organizações preferem a primeira
se vc quiser os 2 no flop versão do sinal dizem que redefinir o seu melhor para nomeá-lo como reset_2d ou reset_dd

Eu também prefiro o mesmo!
convenção de nomeação é reqd para entender o código ur facilmente para u e outros!caso contrário perder tempo u em compreender-se apenas!

 

[Salma Ali Bakr]

Verilog HDL é um caso tão sensível ... para evitar quaisquer erros de sintaxe, eu prefiro usar a "todas as letras minúsculas com sublinhados "...( o primeiro exemplo que você deu) ...

é importante para evitar misturar os casos que podem levar a erros ortográficos ... identificadores ater apenas a um único estilo de codificação em todos os seus códigos, porque mis-identificadores digitado pode-se inferir um líquido implícito, sem dar um erro de sintaxe ... e isso é um GRANDE PROBLEMA ...