Mostrar DDR SDRAM dados sobre LEDs (XUPV2P)

B

BlackOps

Guest
Nesta fase, agora, estou actualmente gravação / leitura de DDR SDRAM.

Tenho também acrescentou próprios periféricos de LEDs.Este periférico terá um byte de dados de DDR SDRAM.e com base em seu valor ficará específicos LEDs ON ou OFF.

Eu estava com o seu exemplo de referenciação Adicionando VHDL concepção de periféricos, de ur site.multiplicador sobre ...

ur multiplicador tem 2 valores multiplica-los, e armazena resultado em readFIFO.

mas a minha periférica, terá valor de DDR, compará-la, então ligar específicas LED.(antes eu só conseguiu gravar dados de DDR e da leitura que a UART)

Tenho tudo organizado, mas na última etapa, quando eu gerar bitstream ...Recebo erros:

Código:

ERRO: NgdBuild: 755 - "system.ucf" Linha 302: Não foi possível encontrar o líquido (s) 'LED_0' no

design. Para suprimir este erro especificar o nome correto líquido ou remover o

constrangimento. O 'Permitir Unmatched LOC Constraints "ISE propriedade pode também ser

set (aul-alternar para usuários de linha de comando).

ERRO: NgdBuild: 755 - "system.ucf" Linha 303: Não foi possível encontrar o líquido (s) 'LED_1' no

design. Para suprimir este erro especificar o nome correto líquido ou remover o

constrangimento. O 'Permitir Unmatched LOC Constraints "ISE propriedade pode também ser

set (aul-alternar para usuários de linha de comando).

ERRO: NgdBuild: 755 - "system.ucf" Linha 304: Não foi possível encontrar o líquido (s) 'LED_2' no

design. Para suprimir este erro especificar o nome correto líquido ou remover o

constrangimento. O 'Permitir Unmatched LOC Constraints "ISE propriedade pode também ser

set (aul-alternar para usuários de linha de comando).

ERRO: NgdBuild: 755 - "system.ucf" Linha 305: Não foi possível encontrar o líquido (s) 'LED_3' no

design. Para suprimir este erro especificar o nome correto líquido ou remover o

constrangimento. O 'Permitir Unmatched LOC Constraints "ISE propriedade pode também ser

set (aul-alternar para usuários de linha de comando).

ERRO: parsers: 11 - Encountered unrecognized constrangimento ao analisar.

ERRO: NgdBuild: 19 - Erros encontrados constrangimento ao analisar o arquivo "system.ucf".
 
Tem sido algum tempo desde que eu tentei colocar a minha lógica em EDK para que eu não lembro o que precisava ser feito para realizá-lo, mas eu usei este tutorial de Xilinx ele deve ajudar
Desculpe, mas você precisa de login para ver esta penhora

 
Acho que basicamente você precisa atualizar manualmente o arquivo UCF e adicionar lá as redes

 
bem,
o problema é, que eu atualizar o meu UCF e adicionado manualmente minha redes ...Stil ele dá esses erros ....

alguma idéia?Adicionado após 6 minutos:Firefox, agradecer e pedir ajuda, i
didnt fix problema ainda, mas ur papéis são úteis!Agora, poderia u por favor post aqui o LAB1 e LAB2?e outros LABs?thanks in advance!

 
Só este laboratório encontrado no Google, mas você pode obter todo o curso apenas por registrar-Xilinx University Program, naturalmente é grátis

 
Talvez você deveria definir outros 4 sinais LED_0, LED_1, LED_2, LED_3 como este:
sinal LED_0: std_logic;
sinal LED_1: std_logic;
sinal LED_2: std_logic;
sinal LED_3: std_logic;
em seguida, utilize estes 4 sinais para fazer porto mapa.

Ryan

 
Este erro é gerado durante a fase PAR.A principal causa é coz u havent declarado LED estes sinais como conexões externas no Microblaze sistema.Para fazer isso ... depois que você adicionou a sua lógica personalizada ...clique no ( ) assinar com o seu módulo IP e ligar o PLB / OPB ônibus para um porto de sua lógica.Em seguida, alterne para a guia Portas no EDK e clique no botão ( ) próximo a assinar o seu IP lógica e expandi-la.Aqui você vai encontrar as conexões de rede nomes para a sua lógica núcleo.Certifique-se de selecionar cada NET você deseja se conectar externa LED e selecione Fazer conexão externa a partir da lista drop-down.

Ao fazer isso .. EDK irá atribuir automaticamente um nome para o seu sinal líquido.Agora ...atualização da rede, em nome da UCF arquivo usando estes líquidos nomes.Então recompile .. isto deve resolver o problema.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top