Modelsim Verilog portão nível simulação

F

fant123

Guest
Estou usando o Modelsim 5.7, eu
sou um tryng para simular um portão nível netlist.

Mas se eu usar uma declaração implícita fio es.or2 (SIGA, sigb, fora); o simulador não atribuem a rede para o módulo de saída, e acho sempre X.
Mas se eu verificar o próprio módulo que comporta corretamente.

Será que alguém sabe se existe uma directiva para modelsim para compilar thi sctructure?
Eu uso os seguintes comandos:

vlog "biblioteca". v
vlog netlist.v

 

Welcome to EDABoard.com

Sponsor

Back
Top