Modelsim Problema Simulação

[Zhane]

porque é que há uma diferença com as saídas quando eu simular com o componente em si e quando com o componente em uma camada superior? este é o meu código ...

packfinder entidade é Port (pfind_bus: em std_logic_vector (6 downto 0); pfind_clk: em std_logic; - pfind_mode: em std_logic; pfind_rst: em std_logic; pfind_start: out std_logic; pfind_dataout: std_logic_vector out (6 downto 0)) ; packfinder fim; arquitetura comportamental de packfinder é sinal databuffer: std_logic_vector (6 downto 0); sinal startPack: std_logic; iniciar o processo (pfind_clk, pfind_rst) começam pfind_rst if = '1 'then startPack