minimizar dreno ou fonte de capacitância?

[inquisitivo]

Dada uma opção que você pode minimizar ou dreno ou fonte de capacitância, que pretende minimizar a capacitância e por quê?

 

[gingerjiang]

no meu entender, quando não são mesmo os dedos na MOS multifinger, o número de fuga não é igual ao da fonte com base na seleção de layout, de modo a capacitância parasitária entre o dreno ou fonte e substrato é diferente

 

[ieropsaltic]

Bem, isso depende da aplicação. Para circuitos digitais, por exemplo, geralmente é necessário para reduzir a capacitância dreno porque o nó dreno geralmente é ligado a saída quando a fonte é geralmente ligada ao GND ou VDD. Assim, ao diminuir a fuga de capacitância, demora menos consumo de energia anúncio pode ser alcançado.

Para aplicações analógicas, eu acredito que você deve verificar o nó onde o pólo é obrigado a ser reduzido e reduzir a sua capacitância. Pode também incluir um compromisso de otimização e como você pode encontrar multiplicação Miller, por exemplo.