Metaestabilidade é correto neste caso?

P

pastro

Guest
Oi tudo, Parece-me que ou não o flip-flop no exemplo a seguir vai metaestável realmente não importa. Eu gostaria de saber se os outros concordam / discordam. A entrada para o flip-flop é um sinal ativo baixo assíncrono para o relógio do flipflop, que é sempre afirmada por mais de dois ciclos de clock. O circuito que usa a saída deste flip-só olha para uma borda de descida, e uma vez que esta vantagem é detectado, não amostra a saída novamente para ele novamente por muitos ciclos de relógio (ou seja, a saída do flip flop é usado como um " desencadeamento "). Se a entrada para o flip flop viola a configuração do flip flop e tempo de espera, então as possibilidades parecem-me que: 1.) A saída é interpretado como a 1, mas será visto como um 0 no próximo ciclo de clock, por isso, não se importam 2.) a saída é interpretado como um 0, que é o que queremos. Assim, neste caso, parece ser a de que não há necessidade de um sincronizador. Estou certo?
 
Será que realmente vale o incômodo apenas adicionando um flop virar 2?
 
Significa metaestabilidade, que a saída do flip-flop será indefinido para um determinado período de tempo, por exemplo, após um ciclo de clock, quando é copiado para outro flip-flop. A probabilidade pode ser estimada para uma família lógica particular. Você tem que decidir, se é aceitável para o seu design. Também um único FF está agindo como um sincronizador, mas mais sucetivas a eventos metaestável.
 
Será que realmente vale o incômodo apenas adicionando um flop virar 2?
Muito justo, mas o que eu estou realmente interessado em compreender é ou não isso funcionaria - Quero aprofundar minha compreensão do assunto. Deixe-me tentar fazer as perguntas que eu estou tentando entender um pouco mais claramente: 1.) Se a saída de um flip flop vai metaestável devido a uma violação de tempo, é a sua saída garantida para sair de metaestabilidade e refletir com precisão a entrada do no o carrapato clock seguinte, desde que a nova entrada para o flip-flop não cria uma violação novo calendário? 2.) Se um segundo relógios flip flop na saída do flop primeiro flip (este é um sincronizador de básicos dois flip flop), enquanto um flip flop de saída é metaestável, o que acontece com a saída do segundo flip-flop? Você pode ter certeza a saída do segundo flip-flop será um 0 ou um sólido - mas não algo no meio - após clocking no sinal metaestável, ou seria a saída do segundo flip flop, ir em "terra de ninguém" ?
 
Até onde eu entendo, quando a saída do primeiro flip-flop ainda está em "terra de ninguém", após um ciclo de clock cheia, então o segundo flip-flop pode ir metaestável também. É uma questão de estatísticas. Quanto maior o tempo de estabilização do primeiro flip-flop tem, menor a chance do metaestável flip-flop 2 indo. Se você se sentiu como ele, você pode adicionar um terceiro flip-flop de chances ainda menores de um terceiro vai metaestável. Eu só ficar com dois flip-flop sincronizadores, onde eu tento colocá-las tão próximas quanto possível para o maior tempo possível colonização. Eu também acho que é útil para ficar com uma convenção de nomenclatura como "randomname_meta" e "randomname_sync" para o primeiro e segundo estágio chinelos.
 
1.) AD flip-flop pode ser projetado de várias maneiras, mas acho que todos eles são garantidos para sair da metaestabilidade no pulso do relógio, segundo, se não há violação timing. 2.) Se a entrada D é metaestável na borda do relógio ativo, a saída pode ir '0 ', '1' ou metaestável. É uma função aleatória. Não ajuda se o estágio anterior sai de metaestabilidade na borda mesmo clock. Isto significa que não há nenhuma garantia para evitar metaestabilidade na saída de um sincronizador de dois estágios. O MTBF depende da freqüência de clock. Altera recomenda três estágios para sincronizadores de alta freqüência.
 
Vou tentar fazer as perguntas que eu estou tentando entender um pouco mais claramente: 1.) Se a saída de um flip flop vai metaestável devido a uma violação de tempo, é a sua saída garantida para sair de metaestabilidade e refletir com precisão o a entrada do clock seguinte, desde que a nova entrada para o flip-flop não cria uma violação novo calendário?
Para enfatizar a resposta à sua primeira questão, que já foi dada por outros. Metaestabilidade ficar evidente somente se ele dura pelo menos até que o sinal de saída é lida por outro FF. É por isso que é a probabilidade depende fortemente da freqüência de clock. Por sincronizadores cascata N, a probabilidade é pequena metaestabilidade já elevado à potência de N. Em muitos casos, o MTBF (tempo médio antes da falha, respectivamente, média de tempo entre dois eventos metaestável) será maior do que a vida do universo, já com um duas fases sincronizador. Mas porque o tempo de ciclo é um expoente na equação, você também pode obter períodos de tempo imaginável com desenhos de alta velocidade. Abaixo um papel Altera, que discute a gênese do e métodos de cálculo para a metaestabilidade: http://www.altera.com/literature/wp/wp-01082-quartus-ii-metastability.pdf
 

Welcome to EDABoard.com

Sponsor

Back
Top