P
pastro
Guest
Oi tudo, Parece-me que ou não o flip-flop no exemplo a seguir vai metaestável realmente não importa. Eu gostaria de saber se os outros concordam / discordam. A entrada para o flip-flop é um sinal ativo baixo assíncrono para o relógio do flipflop, que é sempre afirmada por mais de dois ciclos de clock. O circuito que usa a saída deste flip-só olha para uma borda de descida, e uma vez que esta vantagem é detectado, não amostra a saída novamente para ele novamente por muitos ciclos de relógio (ou seja, a saída do flip flop é usado como um " desencadeamento "). Se a entrada para o flip flop viola a configuração do flip flop e tempo de espera, então as possibilidades parecem-me que: 1.) A saída é interpretado como a 1, mas será visto como um 0 no próximo ciclo de clock, por isso, não se importam 2.) a saída é interpretado como um 0, que é o que queremos. Assim, neste caso, parece ser a de que não há necessidade de um sincronizador. Estou certo?