# melhor de insumos para a porta lógica

[oermens]

Lembro de ter lido neste forum (não tenho certeza que a bordo) que o número ideal de entradas para um circuito digital é de 3 ou 4, e que é usado para sintetizar circuitos maiores.alguém por favor pode me fornecer documento explicando o porquê disso.obrigado.

 

[carv_13]

Esses links podem ajudá-lo um pouco.Geralmente tentamos minimizar o atraso em circuitos.Com o aumento do número de entradas, você teria que aumentar o tamanho dos dispositivos NMOS e PMOS para obter um bom desempenho em termos de atraso.Mas há um ponto além do qual o aumento do tamanho não conduza a uma melhoria em atraso e vai levar a infact circuitos mais lentos.Isso ocorre porque com o aumento de tamanho, a capacidade interna torna-se um fator muito importante e auto carregamento de circuitos ocorre levando a circuitos mais lentos.Havia papel que lidava com isso, mas não consigo encontrá-lo a partir de agora.

http://wwwi.elec.gla.ac.uk/teaching_pages/course_pages/VLSI_design_4/unit3.pdf
http://www.csee.umbc.edu/ ~ plusquel/vlsiII/slides/combo_logic1.pdf

 

[onlymusic16]

Oi,

Carv é certo!Em W, o aumento da AP ou dispositivo do tipo n para acelerar o circuito, você aumenta a tampa da porta também.Sem dúvida, a capacidade de condução atual do dispositivo, mas aumenta a tampa do porta inerente também aumenta, o que em um ponto do tempo, diminui o circuito (em vez de a acelerar).

 

[master_picengineer]

Na verdade, esta é uma conseqüência do tamanho do recurso encolhendo.Novos fatores físicos indesejáveis reduzir o desempenho dos dispositivos em particumar, atrasos, crostal, consumo de energia.O ideal é usar interconexões seriais.

 

[oermens]

obrigado, mas não existe qualquer documento que comprova explicitamente que a troca de energia n º de portas e demora / é otimizado?f.ex.se eu quiser NAND8 porque é melhor usar 2x NAND4 e NAND2 de 1x NAND8?Eu só estou com preguiça de fazer a matemática mim, um para a sua atribuição que estou fazendo e se alguém já formalizou esta prova eu prefiro apenas se referem a ele do que reprová-lo.

 

[master_picengineer]

esforço lógico
Google e você vai encontrar o que você precisa.

Além disso, aqui é um belo livro:
Designing Fast CMOS Circuits - esforço lógico
ftopic224828.html

 

[carv_13]

Yep.Esforço lógico irá provar que a sua melhor usar NAND de 4 para construir uma porta NAND de 8 de usar uma única porta NAND 8.Eu acho que você pode obter as fórmulas nos links que eu forneci.

 

[gliss]

Sim, a regra geral é de um máximo de 4 geralmente para a maioria dos processos.

 

[carv_13]

Acho que há efectivamente um papel que lida com este tema e também conta como o número mágico de 4 foi descoberto.Seria ótimo para ler esse papel, se alguém pode encontrá-lo e publicá-la.

 

[onlymusic16]

Sim, o número mágico 4 é certamente um número realista.Fui pesquisar esse papel, ainda não conseguir obtê-lo.Vai ser ótimo ler esse papel.Qualquer pessoa que encontrá-lo, por favor, faça o upload aqui.