Métodos para reduzir a queda de IR

M

medasunil

Guest
Todas oi, Abaixo estão os métodos que conheço para reduzir IR queda de 1. Adicionando mais 2 listras. Espalhe a lógica (se hotspots estão em áreas congestionadas) 3. Usando células de baixa potência 4. Adicionando vias adequadas 5. Gating Relógio 6. Estrutura adequada CTS (Minimização buffers relógio em árvore relógio como eles mudam com muita freqüência) por favor, deixe-me saber é que existem métodos mais nenhuma
 
DECAP inserção da célula, mas aumentar o poder de vazamento. e u pode explicar-me, wht, são células baixa potência. e como relógio gating diminuição queda de IR. e como apropriado CTS srtructre irá reduzir a queda de IR especificamente, ele reduz o poder dynmaic.
 
Decap é célula capacitância entre os dois anéis de alimentação. Para reduzir a queda de IR, você pode conectar o metal de enchimento para uma potência, por exemplo camada estranho gnd e mesmo camadas de vdd.
 
Obrigado [COLOR = "Silver"] [size = 1] ---------- Post adicionado às 16:54 ---------- Mensagem anterior foi às 16:50! - -------- [/SIZE] [/color] Obrigado! Quanto às células de atraso, são apenas uma cadeia de inversores? Como é que eles implementaram? [COLOR = "Silver"] [size = 1] ---------- Post adicionado às 16:55 ---------- Mensagem anterior foi às 16:54 ---------- [/SIZE] [/color] Quanto às células de atraso, são apenas uma cadeia de inversores? Como é que eles implementaram?
 
Obrigado! Quanto às células de atraso, são apenas uma cadeia de inversores? Como é que eles implementaram?
Normalmente, é uma cadeia de quatro inversores, onde os dois inversores têm média não-mínimo comprimento de porta de transistores.
 
dois inversores média tem não-mínimo comprimento de porta de transistores
O que significa? Por que é feito? Como fazer esse efeito sobre o atraso? Será que aumentá-la? É que não foi o suficiente para colocar apenas uma cadeia de inversores regulares? Por quê? Obrigado!
 
O que significa? Por que é feito? Como fazer esse efeito sobre o atraso? Será que aumentá-la? - Sim, aumentar o atraso (se você precisa de um grande atraso, é Preferencialmente para aumentar o comprimento da porta e não aumentar o número inversores na cadeia (a área da célula será menor)) é que não foi o suficiente para colocar apenas uma cadeia de regular inversores? Por quê? - Para a célula pequeno atraso é o suficiente para usar transistores comuns. Mas, no caso de grande atraso, geralmente, utilizam o comprimento da porta grande.
 
Decap é a célula de capacitância entre os dois anéis de poder. Para reduzir a queda de IR, você pode conectar o metal de enchimento para uma potência, por exemplo, [COLOR = "# FF0000"] camada estranho gnd e mesmo camadas para vdd. [/Color] [/ quote ] como isso reduzir gotas IR?
 
A queda de IR é devido à resistividade não muito alto, se você usou o metal de enchimento para interligar o fornecimento de energia você vai reduzir a resistividade.
 
como isso reduzir gotas IR
Se você conectar seu metal de enchimento para VDD / VSS malha (geralmente, recheio de metal é float), ele irá adicionar capacidade adicional para malha poder?. Assim, ele irá reduzir a queda de IR (para obter gota RI é necessário descarregar a capacitância da malha de alimentação). Não importa, qual camada para se conectar a vdd ou gnd. O problema aqui é que você pode encontrar alguns problemas com roteamento (que liga metálica de enchimento para correias de alimentação) - não a área suficiente para rota.
 
ele irá adicionar capacidade adicional a malha de energia. Então, ele vai reduzir a queda de IR (para obter queda de IR você precisa para descarregar a capacitância da malha de energia).
Hi. você pode explicar isso mais detalhado? por adição de capacitância vai reduzir a queda de IR? Obrigado!
 
Este tampão adicional (da rede de energia) atua como armazenamento de carga local e é útil para atenuar a queda de tensão. Quando as células de seu projeto é a mudança, eles consomem o poder e as tampas adicionais irá dar-lhes a sua carga (até rede de alimentação será capaz de compensar a energia necessária). Eu não posso explicar de maneira mais fácil. Quanto maior a capacitância (cap de tiras de energia), o mais difícil de descarregá-la (se você tiver o mesmo número de células de sua lógica, será mais difícil para eles para descarregar a maior capacidade de tiras de energia).
 
Este tampão adicional (da rede de energia) atua como armazenamento de carga local e é útil para atenuar a queda de tensão. Quando as células de seu projeto é a mudança, eles consomem o poder e as tampas adicionais irá dar-lhes a sua carga (até rede de alimentação será capaz de compensar a energia necessária). Eu não posso explicar de maneira mais fácil. Quanto maior a capacitância (cap de tiras de energia), o mais difícil de descarregá-la (se você tiver o mesmo número de células de sua lógica, será mais difícil para eles para descarregar a maior capacidade de tiras de energia).
Obrigado muito por sua resposta rápida, oratie. Eu já ouvi essa célula Decap pode ser usado como piscina de carga quando as instâncias de comutação nas proximidades precisa carga. Mas eu não vi nenhum documento sobre este uso do segmento de alimentação adicional. Você pode me fornecer algum documento ou link sobre este tema? Na minha opinião, eu acho que é por causa da redução de Resistência no poder e chão de roteamento que ser útil para mitigatint queda de IR. quando ligar o preenchimento de metal, com poder e do solo, a resistência do poder e encaminhamento terreno será reduzido coz de conexão paralela. Assim, o resultado de I * R vem para baixo, então a queda de IR vem para baixo. Você acha isso?
 
Muitas técnicas de design físicas estão sendo discutidos nesse segmento. Mas se você dividir Eu e peças R na análise de IR, evitando pressa enorme de corrente devido a saídas em simultâneo de comutação (SSO) é uma abordagem de design. Reduza i (t). v perfil (t) também muda. Creio, além da queda de IR constante, (se houver) é esta corrida repentino de corrente e do seu efeito ela ganhou uma inanição carga nome. IR é um dos fatores no VD (verificação da confiabilidade), juntamente com EM, (Eletromigração). Lembre-se que esses dois devem ser resolvidos em conjunto. Se você desviar muita corrente em outro lugar para aliviar queda de IR, outros polígonos pode atravessar tanto avg, avg absoluta, ou pico de moeda electrónica limites.
 
Muito obrigado por sua resposta rápida, oratie. Eu já ouvi essa célula Decap pode ser usado como piscina de carga quando as instâncias de comutação nas proximidades precisa carga. Mas eu não vi nenhum documento sobre este uso do segmento de alimentação adicional. Você pode me fornecer algum documento ou link sobre este tema? Na minha opinião, eu acho que é por causa da redução de Resistência no poder e chão de roteamento que ser útil para mitigatint queda de IR. quando ligar o preenchimento de metal, com poder e do solo, a resistência do poder e encaminhamento terreno será reduzido coz de conexão paralela. Assim, o resultado de I * R vem para baixo, então a queda de IR vem para baixo. Você acha isso?
Olá oratie. Você pode ajudar a colocar alguns comentários seus? Obrigado!
 
Na minha opinião, eu acho que é por causa da redução de Resistência no poder e chão de roteamento que ser útil para mitigatint queda de IR.
Sim, a redução da resistência da malha de energia vai ajudar no IR drop-redução.
quando ligar o preenchimento de metal, com poder e do solo, a resistência do poder e do encaminhamento do solo será reduzida coz de conexão paralela.
Aqui é mal-entendido. Existe um metal encher - é apenas alguns pedaços de metal (que pode ser inserido pela ferramenta). Se ligar uma borda deste metal para o poder de massa /, não vai reduzir a resistência, porque a outra borda ainda é desligada. Ela só vai adicionar uma capacidade adicional para a rede de energia. Sim, se você tiver espaço vazio suficiente, você pode colocar este metal preencha paralelo polígono para a correia de alimentação e ligar ambas as margens para a alça - neste caso, a resistência será menor. Bom para IR soltar redução. A célula de preenchimento de metal - é um std. célula, com peças de metal e os transistores (geralmente), estas células são denominadas como células DCAP. Eles adiciona capacitância adicional para a rede de energia e reduzir o IR soltar. O problema aqui é que tais células têm um certo poder de fugas. Então, se você adicioná-los muito, o vazamento de seu chip vai ser grande. Estas células têm de ser inseridos apenas em que as zonas, em que o IR soltar é grande.
 

Welcome to EDABoard.com

Sponsor

Back
Top