LVS cpoly e conectividade em AMS 0.35u

[wafi_zuhdi]

Oi, eu tenho um circuito que conecta a saída ea entrada via capacitor. Eu fiz o layout e ele passa LVS. Mas quando i executar verificação de conectividade, parece que a entrada ea saída é ligada através do condensador. O capacitor é poly1-poly2 tipo. alguém com experiência com AMS processo já teve este problema? Isto é algo que precisa se preocupar porque ele não passar no teste LVS. Obrigado

 

[kemiyun]

"Eu tenho um circuito que conecta a saída ea entrada via capacitor." "Parece que a entrada ea saída é ligada através do condensador." Acho que ainda não totalmente compreendido seu problema, mas você executar qualquer ferramenta Design Rule Check? E qual é o resultado de sua seleção correspondência dispositivo? Se você desenhou o costume layout completo, tente gerar automaticamente apenas o dispositivo capacitor, em seguida, executando uma verificação de conectividade. Se você pudesse dar mais informações, eu ficaria muito feliz em ajudar, porque eu também estou usando AMS0.35 tecnologia e eu estou ansioso para aprender É problemas. Orhun