LIVRE 8051 IP Core de orégano

Z

zotya

Guest
Oi lá,

Eu encontrei a livre 8051 PI núcleo de orégano, mas, infelizmente, não encontrei nenhuma amostra para este projecto.
Eu
sou um iniciante em FPGA núcleos, então eu preciso de ajuda para executar este núcleo no meu projecto.

Você pode encontrar esse núcleo aqui:
http://www.oregano.at/en/ip/index.htm

Obrigado,
Zotya

 
Obrigado, parece interessante.
Eu
tenho jogado com 8051 cpu um par de anos atrás.Se calhar vai dar uma olhada
da execução hdl em breve.

O projecto está a planear a utilizá-lo em?

 
Oi,

Preciso de 8051 este núcleo para controlar a comunicação com o PC através de uma conexão USB.É uma tarefa simples para o uC, mas não tão fácil para VHDL.
Esta comunicação é utilizado para um DSO.

Atenciosamente,
Zotya

 
oi

ur implimentation cheira G8 e eu não penso que haja shud ser muita dificuldade com isso.

ashish

 
Caro Ashishjindal76,

Desculpe, mas eu não entendo o seu abbrevations, poderia explicar a sua resposta mais detalhada?

Obrigado,
Zotya

 
Você quer aplicar este núcleo só em FPGA ou com outros módulos, como módulos USB?
Este núcleo é fácil understand.But que não pode ser executado em um grande relógio frequency.10 MHz, no máximo, em Xilinx Virtex FPGA.

 
Caro Iamchine,

Vou usar USB FTDI chip de SPARTAN, então eu só preciso lidar com o tráfego para USB chip da lógica interna.
Significa que eu gostaria de usar este núcleo para controlar o sistema como um gateway.

Tanto quanto eu sei (do autor), este núcleo pode ser executado em maior velocidade no spartanII - do que você mencionou.Meu único problema com este núcleo a memória (RAM, ROM).Terei muito pequeno código neste caso.

Atenciosamente,
Zotya

 
Caro zotya,

Desculpe, não posso ter o seu significado claramente.
Seu problema é limitação das memórias, certo?
Como eu sei, este núcleo é o mesmo como padrão 8051.It apoia 256 bytes de RAM interna, até 64KB ROM e até 64KB RAM.Do quer dizer que você precisa muito mais código de memória e os dados de memória espaços?
Como ponto final sobre a sua memória? FIFO ou dupla porto RAM?

 
Caro Iamchine,

Em primeiro lugar, graças te ajudar!

Deixe-me explicar o meu problema em breve.

Tentei para sintetizar o núcleo em 8051 PI Xilinx WebPack ISE 6.2.03i só para testar (e aprender) finalidade.Após algumas pequenas modificações quase toda a fonte, foram sintetizados, excepto as memórias.Eu estudei o núcleo duro do que eu achei que as memórias devem ser conectados externamente ao núcleo (interno ou externo memórias podem ser utilizados).Aqui vão os meus problemas.Como assegurar a necessária memórias?Sei que SPARTAN II dispositivos internos RAM, mas não sei como a fornecer ROM para o núcleo internamente no chip.
Infelizmente, não tenho experiência em FPGAs e núcleos.

Alguma vez verificar (ou teste), este núcleo?

Atenciosamente,
Zotya

 
Caro Zotya,
OK, já percebi.
É fácil resolver seu problem.How você gerar interno módulos de RAM?No núcleo
da Xilinx Generator, certo?ROM é quase same.The
diferença é Carga Init Arquivo,. CdE arquivo (derivado do código binário ou código hexadecimal). Boa sorte!
Atenciosamente,

 
Outra forma: você pode adicionar ROM ônibus ao topo módulo / entidade está porta e colocar um flash / EEPROM sobre PCB.

 
oi a todos,

Tenho quase o mesmo problema que zotya.Tenho dificuldades com os carneiros e "rom".Quero usar o Bloco carneiros da spartan2 FPGA, a fim de não desperdício Luts.Para manter a coisa fácil, pensei que poderia utilizar um bloco cada ram-> um bloco de memória RAM interna RAM (sei que estou perdendo memória), um para um e para xram rom.

Após tentar várias coisas que eu poderia sintetizar todo o projeto, mas eu doesnt't trabalho.Infelizmente, não tenho idéia porque.Eu inicializá-ROM com um programa muito simples, que apenas apresenta um pino de alto ou baixo.Mas o pino é sempre definida em conjunto como os valores por defeito do Porta-SFR.Este sinais mim, que o programa não é executado.

Gostaria de saber se alguém conseguiu sintetizou o orégano núcleo em uma spartan2 (ou similar) FPGA.Se assim for, eu seria muito grato por alguma ajuda (arquitectura de ROM, RAM - inicialização da ROM)

ps: eu uso a versão gratuita webpack-> Portanto, não pode usar núcleo gerador (e para ser honesto eu não sei exatamente o que é previsto).

Espero que alguém pode ajudar

Atenciosamente,
keks

 
oi todos:
Há alguém que use @ ltera dispositivo para fazer isso?

 
olhada em http://www.oregano.at/en/ip/ip12.h...quivo Zip, 3Mb) [url] [/ url] [url] [/ url]
 
oi tudo,

Tenho também uma spartan2 (desenvolvimento bordo por trenz).Tentei executar o orégano núcleo para ele em uma maneira similar como keks mas não foi bem sucedida.Eu poderia sintetizar e transferi-lo para o FPGA mas o testprograms mostrou apenas que ele não funciona.

Eu testei alguns outros núcleos também.

O único que eu poderia usar com sucesso a partir de um http://www1.mmu.edu.my/ ~ khkoay/8051core.htm.

É fácil coz o projeto é executado com um spatrtan2 utilizando blockrams.Para compilar um pode usar sdcc (não esqueça de usar a opção que diz ao compilador para usar 128 byte RAM-> it
doesnt outro trabalho).

O único problema nisso é que o modelo 8051 interromper tratamento e temporizadores estão faltando, e portanto tem de sondagem.

Espero que ajude.

 
oi novamente,

boa notícia: o orégano está executando no espartano.

este é o simples código devo usar para perceber a RAM (os rom e xram pode ser realizado da mesma forma):

struct mc8051_ram de arquitetura é
componente RAMB4_S8
porto (DI em STD_LOGIC_VECTOR (7 virou 0);
PT: em STD_logic;
WE: em STD_logic;
RST: em STD_logic;
RCL: em STD_logic;
Addr: em STD_LOGIC_VECTOR (8 virou 0);
FAZER: out STD_LOGIC_VECTOR (7 virou 0));
componente final;
começo
U_ram: RAMB4_S8
porto mapa (DI => ram_data_i, PT => ram_en_i, WE => ram_wr_i, RST => reset, RCL => RCL,
Addr (6 virou 0) => ram_adr_i (6 virou 0),
Addr (8 virou 7) => "00",
FAZER => ram_data_o
);
struct final;

E certifique-se de não usar demasiado elevado relógios.Comecei com 48MHz estranho o que causou efeitos (embora a maioria dos prog trabalhadas). Eu uso 6 megahertz agora, mas 12 deve funcionar tão bem.atenciosamente

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top