Latências

[designer_ec]

Oi,

Pls alguém deixe-me saber que, se nós nos encontramos com inclinação, então precisamos tomar CRE de atraso inserção min e max delay.Pls inserção deixe-me saber que o que são os prections ou o que considerar antes de construir árvore de relógio para restrições que isto é para a inserção min demora, demora de inserção max e inclinação.

Se qualquer organismo que tenha nota appliction ou qualquer meterial boa synthesys árvore relógio, pls manter neste portal.

 

[MarcS]

A meta para o seu enviesamento CTS é fácil - é simplesmente a incerteza de relógio que foi assumido durante a síntese.Ela normalmente é dado no arquivo SDC.Se você quer saber o valor de incerteza relógio você deve escolher, bem que depende de sua tecnologia de processo e sua velocidade de clock.Obviamente, uma inclinação 200ps é facilmente alcançável em 130nm, mas é provavelmente OK na 40nm.Além disso, uma inclinação 500ps é provavelmente muito bem para um período de relógio de 5ns mas é inaceitável para um período de relógio 1ns.Tudo depende.

Latências relógio pode ficar complicado, mas aqui é a abordagem básica:

Se você está construindo o seu chip de baixo para cima como a maioria das pessoas, então você não tem idéia do que o atraso de inserção relógio deve ser, portanto basta deixá-lo fora.Não especificar nada.A ferramenta CTS lhe dará o melhor resultado que pensa que pode obter.

Você só precisa especificar um atraso de inserção de destino se você estiver usando uma abordagem top-down onde você define os orçamentos e as metas de atraso para cada bloco em sua planta baixa no nível superior.Então você passar essas exigências estabelecidas para o bloco CTS nível de execução como um alvo.

Se você está fazendo tudo o apartamento, então não me importo com atraso de inserção.Só cuidado para que ela não é muito grande para evitar a variação de chip (OCV) problemas aumentando sua inclinação.