M
Morte
Guest
Eu preciso gerar 64ns de atraso do sinal de entrada ... há alguma maneira de conseguir o mesmo sem o uso de R / C ...
O
Old Nick
Guest
http://uk.farnell.com/jsp/Semiconductors/Clocks, Timing e Frequency Control / MAXIM DALLAS/DS1021S-25 / SKU displayProduct.jsp? = 1306314
Isso vai fazê-l
u algo semelhante, procure por linha de atraso.
Maxim IC fazer muito poucos!
Isso vai fazê-l
u algo semelhante, procure por linha de atraso.Maxim IC fazer muito poucos!
F
Fom
Guest
Você quer dizer sobre atraso de chip ou off-chip demora?
Se on-chip você pode usar transistores de canal longo, mas PVT (Process-Tensão-Temperatura) desvio pode variar essa demora 2 vezes.
No meu caso eu queria mais do que 50ns atraso.Na verdade desvio PVT era de 50ns de 100ns.
Se on-chip você pode usar transistores de canal longo, mas PVT (Process-Tensão-Temperatura) desvio pode variar essa demora 2 vezes.
No meu caso eu queria mais do que 50ns atraso.Na verdade desvio PVT era de 50ns de 100ns.
M
Morte
Guest
Eu preciso de gerador de atraso chip CMOS, usando a lógica .. como inversores de .... im em condições de gerar 8ns de atrasos, utilizando inversores mas eu preciso gerar 64ns .... se eu usar essa meathod será longa cadeia de inversores e como u mencionado que não será preciso toda cantos ... Esta é a tecnologia de 65nm ....
u pode me dizer como fez u impliment ele ... um instantâneo do ckt seria de grande ajuda.Adicionado após 1 minuto:E mais uma coisa é a freqüência de entrada é, doravante, variável que DFF cant use
<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triste" border="0" />
u pode me dizer como fez u impliment ele ... um instantâneo do ckt seria de grande ajuda.Adicionado após 1 minuto:E mais uma coisa é a freqüência de entrada é, doravante, variável que DFF cant use
<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triste" border="0" />
F
Fom
Guest
Citação:
u pode me dizer como fez u impliment ele ... um instantâneo do ckt seria de grande ajuda.
u pode me dizer como fez u impliment ele ... um instantâneo do ckt seria de grande ajuda.
H
hr_rezaee
Guest
Oi
inversores de uso com carga capasitive grande.
você pode usar moscap como carga.
Esta é a minha idéia, mas eu não sei se é geral ou não.
atenciosamente
inversores de uso com carga capasitive grande.
você pode usar moscap como carga.
Esta é a minha idéia, mas eu não sei se é geral ou não.
atenciosamente
J
jluhzw
Guest
Você pode tentar pelo métod seguinte é o schematic.It está subindo lado demora tempo demora circuit.The pode ser atribuido pela resistência e capacitância.
Pela forma como o tempo de atraso também podem variar com o processo.<img src="http://pic1.py99.net/ftp/106/1025_905628PLMF.gif" border="0" alt="delay logic" title="lógica do atraso"/>Desculpe, mas você precisa de login para ver esta penhora
seguinte é o schematic.It está subindo lado demora tempo demora circuit.The pode ser atribuido pela resistência e capacitância.Pela forma como o tempo de atraso também podem variar com o processo.<img src="http://pic1.py99.net/ftp/106/1025_905628PLMF.gif" border="0" alt="delay logic" title="lógica do atraso"/>Desculpe, mas você precisa de login para ver esta penhora
H
hung_wai_ming@hotmail.com
Guest
Celular demora a base, onde a corrente é gerada a partir de alguns de abastecimento e temperatura de referência de corrente independente, para minimizar a variação do atraso, que acontece nas células inversor simples