ISE Wepack vhdl - valor real

[nesta]

Oi, eu sou muito novo para o webpack ISE & vhdl; i gostaria de representar um sinal de entrada como um vetor de ponto flutuante / fixo. Como posso fazer isso. por exemplo: a minha entrada é de formato ou -6,5 10,55. Como posso definir o meu portas de entrada. porta de entrada .. em float (7 downto -4) ... algo assim .. espero ter transmitido minhas intenções Plz preciso de sua assistência especializada Nesta Graças

 

[FvM]

a minha entrada é de formato de -6,5 ou 10,55

Muito improvável, que é apenas uma seqüência de números decimais. Real é um tipo VHDL disponíveis para os cálculos de tempo de compilação e simulação. Não é synthesizable. Bibliotecas padrão VHDL estão fornecendo apenas números inteiros (unsigned e assinado). Além disso, existem propostas bibliotecas IEEE para números de ponto fixo e flutuante. Ponto fixo é baseada em números inteiros com escala adicional e é quase synthesizable. IEEE biblioteca flutuante é mais uma demonstração de que a idéia do uso prático. Se necessário em um aplicativo, operações aritméticas flutuam têm de ser fornecidos pelo vendedor núcleos. Para representar números de ponto fixo em uma porta, você não necessariamente precisa de um formato de número respectivo. Geralmente é suficiente para definir um fator de escala para um número inteiro. Como um exemplo simples, considere a 10-Bit ADC valor que representa uma tensão de 0 a 5 V. É uma interface, como unsigned (9 downto 0), mas você sabe que a LSB tem um peso de 4,9 mV.