L
lingqi0077
Guest
estou tentando instanciar multiplicador pipeline de DesignWare para resolver violações meu projeto de tempo, mas quando sintetizar, DC relatório muitas advertências abaixo: Atenção: as células seguintes apenas conduzir pinos assíncronos de células seqüenciais, que não têm restrição de tempo. Portanto retiming não irá otimizar atraso através deles: mult6 / * celular * 39538 (CLKBUFX20TF) célula mult6 / * 39536 (CLKBUFX20TF) célula mult6 / * 39537 (CLKBUFX20TF) mult6 / célula * 39535 (CLKBUFX20TF) célula mult6 / * 39.533 (CLKBUFX20TF) mult6 / * celular * 39534 (CLKBUFX20TF) célula mult6 / * 39531 (CLKBUFX20TF) mult6 / * celular * 39532 (CLKBUFX20TF) mult6 / célula * 28602 (CLKINVX12TF) o que é a razão de essas advertências? e como resolvê-lo?