infineon PEF2256 E1 transceptor e placa FPGA

[colt45]

eu estou usando infineon PEF2256 transceptor E1 no meu projeto e eu quero fazer a interface com a minha placa FPGA. Eu quero configurar o IC para lidar com sinalização SS7 ... eu li a sua folha de dados e eu tenho alguma idéia sobre os pinos, mas ainda estou confuso .. alguém pode me ajudar com toda esta situação?

 

[Kid_Bengala]

oi eu também quero começar a desenvolver algo em e1, mas não tenho idéia de como, com o que vejo é uma moldura e uma LIU, e não precisaria atacar a linha mais e trabalhar com quadro E1. Direito?. Este chipset é apenas para uma linha. Certo?, Não quad. Preço aproximado que tem este chipset?. Alguém tem algum exemplo de VHDL ou Verilog para ver como atacar este chipset? Se eu encontrar alguma informação, eu coloquei neste saudações fios ;-)

 

[Kid_Bengala]

Olá qualquer idéia ou código? muito obrigado! saudações

 

[colt45]

Eu tenho idéia de como vamos conectar FPGA de um lado e LDI no outro lado. FPGA irá buscar os dados (MSUs) do transceptor E1, emitindo um endereço do registro onde o MSU é armazenado. Eu estou olhando para ele em detalhes ... deixa c ..

 

[thakarbhargav]

Oi, eu estou fazendo um projeto sobre G.703 (64 Kbps) para conversão E1 (2Mbps). O sinal de 64Kbps está prontamente disponível e meu plano é mapear esses dados em 64Kbps TS1 slot do quadro E1 e extraia o mesmo na recepção final e vice-versa. Enquanto isso eu encontrei dois IC, que pode me ajudar em fazer o meu trabalho: 1. Infineon: PEF2256. 2. Maxim: DS2155. Então, eu vou precisar de uma ajudinha para a compreensão da parte da interface deste do IC com processador Intel ou Motorola (como se diz no datasheet). ou seja, como faço para interligar esse IC com processador e que Processsor ou controlador deve usar ou eu tenho que usar um DSP ou FPGA?? (Nota: eu não quero qualquer parte configurável de software, simplesmente mapear os dados em 64Kb de 2mb e extraí-lo no final de recebimento). Obrigado e cumprimentos.