H
hermit2003
Guest
Olá a todos.
Agora eu tenho uma pergunta EM-simulação sobre indutor CMOS com resistividade diferentes substratos
os layouts indutor (N = 4,5, W = 10um, S = 2um e Rin = 60um) e parâmetros de processo são os mesmos e da resistividade do substrato é de 1000, 100, 10, 1, 0,1, respectivamente, a unidade é ohm.cm.
A teoria é que, se a resistividade do substrato é menor, o Q-factor indutor é menor devido às influências mais grave de resistividade inferior do substrato.
EM-mas a partir de resultados da simulação, a situação é diferente.
EM-simulatior é dinâmica, e os configration é verificada com indutores medido.
Q1, 3,5,7,9 é a porta-Q-factor indutor de resistividade com diferentes substratos (1000, 100, 10, 1, 0,1), respectivamente, como mostrado na figura.
como para Q1, Q3, Q5, o Q-factor é menor e é coerente com a teoria.
Mas, quanto a Q7 e Q9, a resistividade do substrato é mais baixo, o Q-factor é maior reversamente.
Então, alguém pode me ajudar a explicar a razão ou encontrar algum erro?
muito obrigado.
Agora eu tenho uma pergunta EM-simulação sobre indutor CMOS com resistividade diferentes substratos
os layouts indutor (N = 4,5, W = 10um, S = 2um e Rin = 60um) e parâmetros de processo são os mesmos e da resistividade do substrato é de 1000, 100, 10, 1, 0,1, respectivamente, a unidade é ohm.cm.
A teoria é que, se a resistividade do substrato é menor, o Q-factor indutor é menor devido às influências mais grave de resistividade inferior do substrato.
EM-mas a partir de resultados da simulação, a situação é diferente.
EM-simulatior é dinâmica, e os configration é verificada com indutores medido.
Q1, 3,5,7,9 é a porta-Q-factor indutor de resistividade com diferentes substratos (1000, 100, 10, 1, 0,1), respectivamente, como mostrado na figura.
como para Q1, Q3, Q5, o Q-factor é menor e é coerente com a teoria.
Mas, quanto a Q7 e Q9, a resistividade do substrato é mais baixo, o Q-factor é maior reversamente.
Então, alguém pode me ajudar a explicar a razão ou encontrar algum erro?
muito obrigado.