implementação do relógio de tempo real em FPGA

[the moon is back]

oi, é possível projetar e implementar um relógio de tempo real em FPGA usando VHDL linguagem descritiva de hardware?

 

[TrickyDicky]

Sim. agora você pode marcar esta resolvido.

 

[shaiko]

Claro que pode. Mas seria apenas como percise como o oscilador de relógio você está usando FPGA

 

[the moon is back]

agradecer u, mas um relógio de tempo real deve funcionar mesmo se o FPGA está em condições off, mas como eu sei, uma vez que desligar o FPGA, o código baixado em FPGA wil se apagado então como é que continuar a trabalhar quando FPGA é off? pls me ajudar nisso.

 

[verylsi]

Nos casos em que precisamos de memória não volátil, podemos usar uma interface PROM e download do arquivo mcs dentro dele. Ao configurar o FPGA através PROM não precisamos para reprogramá-lo. Acredito que isso é solução ur.

 

[shaiko]

um relógio de tempo real deve funcionar mesmo se o FPGA está em condições off

Isso é impossível. Uma vez que a tensão FPGA do núcleo está desligado - a funcionalidade lógica se torna insustentável. No entanto, não está FPGA lá fora, que consome muito pouca energia. Isto pode eliminar a necessidade de fechá-los completamente. Confira Actel de IGLOO nano e IGLOO mais . Sendo dispositivos flash, eles são uma potência muito baixa e não necessitam de uma PROM externo para carregar a partir de. Finalmente, você deve saber que, apesar de FPGAs são muito flexíveis e dispositivos úteis, eles provavelmente nunca atingir os níveis de baixa potência possível com completo custom ASICs. Portanto, se você precisa de um dispositivo "inteligente" com o consumo de energia mais baixo possível - você provavelmente deveria ir para um MCU PIC Microchip como ou MSP430 da TI. Alguns têm incorporado RTCs dentro deles. verylsi, acredito que a exigência é de uma RTC constantemente a correr - e não para uma fonte de carga não-volátil para o FPGA.

 

[the moon is back]

ok agradecer u muito para sua informação.