Idéias para projetos de

S

somulu

Guest
Hai a todos, preciso de algumas idéias para o projeto com base em Verilog VHDL.Please se qualquer órgão ter boas idéias, por favor envie-me sobre se tem algum projeto de mini favor enviá-lo. Agradecendo-lhe. [Quote] [color = "# FF0000"] Não pergunte por ajuda em particular de e-mail, as respostas podem ser postadas aqui [alexan_e] [/color] [/quote]
 
Thankq senhor, posso ter um ID de e-mail ur se eu tiver qualquer problema durante a criação para que eu possa entrar em contato u.
 
disponível aqui quase 16 horas por dia no fórum, a menos que passaram para a reunião ou qualquer coisa ... pode contactar-me no fórum ...
 
Projetos de FPGA Basic [url = http://www.fpga4fun.com/MusicBox2.html] fpga4fun.com - Caixa de Música - parte 2 [/url] Projetos VLSI [url = http://asic.co.in/projects/ projects.htm] FPGA projetos e projetos VLSI [/url]
 
Isso pode lhe interessar "Este projeto implementa as camadas inferiores de um padrão TCP / IP baseada em um código livre da Universidade de Queensland: pilha IP Meus primeiros passos para entender o projeto, depois de ler os documentos são: Ajustes no código, a fim tê-lo compilada utilizando o livre VHDL simulador ghdl código. Feito modelo SRAM para AS7C4096, que é usada a bordo. código para SRAM modelo Feito estímulos simples para o código de entrada RX. Feito descrição RX simples O componente CRC é testado separadamente em uma posição Só em banco de ensaio. crc Verificando o TX. descrição TX feito testes a porta paralela. Não começaram a substituir a SRAM assíncrona com uma memória de gravação síncrona. sincronização RAM Feito ... " em [url = http://bknpk.no-ip.biz/my_web/IP_STACK/start_1.html] VHDL, Verilog, projeto, verificação, scripts, ... [/url]
 
alguém pode compartilhar metodologia de verificação?
 
pesquisar qualquer tese universitária ou projeto página mit ou Coronell universidade você pode ter uma idéia dos projetos antigos
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top