HDL Verilog, eu quero saber o tempo que vale a pena ou não?

[chella2]

Estou trabalhando em aa (IEEE) centro projeto como designer de Verilog RTL, e eu quero saber se essa experiência vale a pena ou não? .. pls me ajudar ..... e qualquer empresa multinacional tomar este experiace? .....

 

[sagar.m]

Fora de dois HDL usado para design digital ou seja, VHDL e Verilog grande parte do projeto é realizado em verilog por isso vai ser melhor se você aprender verilog. Além de que a verificação de hoje é feito principalmente usando o Sistema de Verilog que é a extensão de Verilog para que você possa aprendê-la rapidamente. Usando essa experiência que você pode conseguir estágio em multinacional.

 

[chella2]

obrigado ..... e há alguma mnc tomar isto como experiência profissional?