freqüência Max

[kumar_eee]

Como calcular o max.freq do ckt? ...

A demora entre 2 adjacentes flip-flops Delay da combo

É correto ?....

 

[Anjali]

gerar relatórios com um período clk de zero.

então = freq 1/max atraso máximo no projeto

 

[kermit]

kumar_eee:

A freqüência máxima é calcuated como este:tp = tsu td max (TCO, th)tp: período da freqüência do relógio
tsu: flop configuração tempo-flip
td: o atraso incluem atraso fio, combine lógica atraso
TCO: o relógio para atrasar a saída do flip-flop
th: o tempo de espera de flip-flop
max (TCO, th): a máxima entre TCO e th.

 

[cenoura]

Kermit Olá,

Você disse:
A freqüência máxima é calcuated como este:
tp = tsu td max (TCO, th)

Suponha que assumir,
tsu: 1ns
td: 3NS
TCO: 1ns
th: 2ns
max (TCO, th): a máxima entre TCO e th.- É max (1,2) = 2 ?????
tp:?

Minha pergunta é onde exatamente esta configuração tempo nessa equação entra para jogar, porque o que tenho lido é tempo de espera é independente da freqüência de clock.Então, como chegar, tempo hol (th) chegou nesta equação?Adicionado após 1 minuto:
CORREÇÃO

A minha pergunta é exatamente onde este tempo de espera, nessa equação entra para jogar, porque o que tenho lido é tempo de espera é independente da freqüência de clock.Então, como chegar, tempo hol (th) chegou nesta equação?

 

[Nandy]

No ponto de vista da forma de onda, a instalação borda do tempo deve ser na parte da frente da borda do tempo de espera.Em outras palavras, beira o tempo de instalação e tempo de espera
compreende uma janela que tem margem esquerda como ponta de instalação.Esta janela é
transição de dados proibido janela.Quando a janela para dentro, violaria
setup ou tempo de espera.
Então borda lateral esquerda (margem de instalação) é onde o mais rápido possível executar a lógica, o que significa tempo de instalação desempenha papel na determinação do máximo tempo de espera não Freq.

Nandy
www.nandigits.com
Netlist Debug / ECO no modo GUI.

 

[dpk_tottempudi]

setuptime joga o papel no desempenho do sistema
mas se nós não atender segurar, o sistema irá falhar.Portanto, mantenha o tempo desempenha papel na funcionalidade própria ao invés de desempenho.

O que eu quero dizer é que mesmo que por alguns u chance não satisfazem a configuração após tapeout do chip, por causa das mudanças no beause atraso das mudanças de temperatura causada por diipitation poder dinâmico ... teremos opção.porque teremos opção para definir a freqüência com que chip tem que correr.

 

[bansalr]

A freqüência máxima de operação é determinado pelo caminho mais lento ou o caso delay.so pior é o do summition
relógio para t q demora combo atraso e tempo de instalação do flop outros.
Mas enquanto a análise temos considero o melhor caso de tempo de espera de entrar em foto.Se a freqüência máxima dada a
T (segure) <= t combo (atraso) t (relógio para q demora).Se isso não satisfaz eqation circuito, em seguida, irá falhar.e, neste caso, temos introduzir o tampão no caminho de dados para aumentar a demora.que diminuirá automaticamente a freqüência de operação.Adicionado após 2 minutos:A freqüência máxima de operação é determinado pelo caminho mais lento ou o caso delay.so pior é o do summition
relógio para t q demora combo atraso e tempo de instalação do flop outros.
Mas enquanto a análise temos considero o melhor caso de tempo de espera de entrar em foto.Se a freqüência máxima dada a
T (segure) <= t combo (atraso) t (relógio para q demora).Se isso não satisfaz eqation circuito, em seguida, irá falhar.e, neste caso, temos introduzir o tampão no caminho de dados para aumentar a demora.que diminuirá automaticamente a freqüência de operação.

 

[Lin Yun]

Geralmente é isso.Mas não perca a configuração e mantenha restringir.

 

[Anjali]

cenoura escreveu:

Kermit Olá,Você disse:

A freqüência máxima é calcuated como este:

tp = tsu td max (TCO, th)

 

[elecs_gene]

oi
º entra em imagem apenas quando o tempo de espera é mais do que ur clk2q atraso na ur FF.under, tal condição, os dados ur não deve mudar para que mantenha a tempo parcial como well.so, eu espero que u começa por isso tempo de espera chega no imagem ..

respeita

 

[Anjali]

Ainda assim, não consegue convencer que "Th" vem em imagem por violações de instalação.

Alguém pode fornecer material ou link para essa explicação ..

 

[cobertor]

Tempo de espera não precisa entrar na equaçã tempo máximo que a sua lógica de combinação pode tomar para fazer o seu cálculo é limitado apenas pela instalação, inclinar-2-Q clk atraso eo período de tempo do sinal do relógio.

Esta é a razão pela qual período de tempo cada vez maior sobre o sinal de clock que você pode realmente correto funcionamento de um circuito que estava com defeito, porque não poderia cumprir o prazo estipulado.

No entanto, tudo dito e feito, o tempo mínimo que a sua lógica combinacional deve tomar para calcular (se não o cálculo, pelo menos, colocar um atraso fictício) é uma função de inclinação, 2-Q clk atraso eo tempo de espera.

Espero que isto esclareça

 

[Resist]

oi,

a freq em que o circuito não viola o tempo de configuração com consyaints ur bem definida dá u ur max freq ..

Max freq flop é o atraso adjacentes mais pente atraso ..

atraso flop Adjacente incluem atraso c2q e tempo de instalação ..thats it ..

respeita