S
sydundar
Guest
Vou entregar um núcleo IP FPGA para um dos meus clientes. Mas eu não tenho conhecimento suficiente para entregar. Vou dar uma netlist EDIF compilado. Com este cliente arquivo edif pode construiu seu próprio projeto de escrever um wrapper para ele. Mas ele vai ser capaz de Pré e Pós-Síntese Síntese de simulação Ele só vai ser capaz de Mensagem Simulação Layout. Certo? Para ultrapassar este problema, estou planejando para entregar também mapeou Netlist VHD. Usando esse arquivo Ele também será capaz de simular todas as etapas do seu projeto contendo core IP. Certo? Mas se eu lhe dou Netlist adicionalmente VHD. Ele também será capaz de usar Netlist Entregues (netlist vhd) com famílias diferentes, morre, Pacotes de FPGA. Em todos os documentos da Actel netlist Synplify vhd são para fins de simulação, mas eu testei Eles são também trabalham em Hardwire. - Então eu não sei exatamente quais arquivos eu preciso para entregar ao meu cliente? - Se netlist vhd pode trabalhar em hardwire também, Qual é a diferença de netlist vhd e edif? Obrigado por todas as suas respostas.