fixação de violação de instalação usando clock skew

A

asicengineer1

Guest
Oi,
seria possível retirar violação de configuração através da introdução de clock skew propositalmente no projeto ou seja, se a janela de configuração é efetivamente empurrado um pouco mais só para que parte do fluxo, onde há uma violação de instalação?

 
Oi,

A resposta é uma Sim, mas isso se deve usar estes é violação de pequena quantidade nesse caminho, mas se u tem enorme quantidade de violação não fazem isso.

atenciosamente,
ramesh.s

 
Isso deve ser legal, mas você pode acabar com a violação de espera.Portanto tome cuidado

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />
 
Existe outra forma de fixação de violações de instalação no fluxo de P & R?

 
Reduzir o atraso de dados caminho, tanto quanto possível.Existem algumas técnicas para que, assim como

~ Up / down dimensionamento de células
~ Adicionar / remover buffers
~ Mudando a colocação de células (exceto F / F após CTS)
~ Demora crosstalk diminuindo o espaçamento / routing ampliação
etc

 
Ya você pode adicionar inclinação no relógio para remover a configurar violação, mas deve ser feito somente se o caminho seguinte é ter a folga mais positiva ..
Mas você deve ter cuidado ao fazer isto, pois pode causar violação de segurar

 
Oi ancinho e shelk,

Poderia explicar um pouco mais sobre por que isso pode causar violação de segurar?em que DFF?

Muito obrigado!

 
Pode haver mais de um caminho através da lógica de combinações entre os dois FFs.Consideramos que o caminho máximo de atraso entre os dois FFs para a instalação eo caminho mais curto prazo possível para deter as violações.Então, se nós aumentamos a inclinação positiva, podemos evitar a violação de instalação no que diz respeito ao caminho atraso máximo.Mas isso pode afetar a obrigação de manter o caminho mais curto prazo possível, se a inclinação é muito grande ou se os dados necessários a tempo de evitar a instalação e manter violação são muito fechadas para o outro.

 
ya
Isso pode ser feito seguramente.Tendo 3 FFs adjacentes uns aos outros e se há folga positiva entre a FFS primeiro e, se for slack-ive entre outros dois, então o relógio para o primeiro flop pode ser feito mais rápido eo relógio para o flop terceiro pode ser feita lentamente.Desta forma, podemos aumentar a janela de configuração.

 
Se aumentamos a inclinação positiva, então a borda captura será adiada para que possamos melhorar o setup.
Mas ao mesmo tempo, os dados tem de ser manter por um longo tempo para a primeira flipflop ou seja, o tempo de espera é aumentada de forma que há chances de manter time skew violations.the será adicionado no tempo de espera para o primeiro e ss.
.

 

Welcome to EDABoard.com

Sponsor

Back
Top