ferramenta de programação Xilinx

[asoom]

oi tudo ..

Eu quero perguntar se há alguma outra maneira de FPGAs Xilinx programa com uma linguagem de alto nível como C ?

eu quero dizer é que não há qualquer outra ferramenta ao invés de Xilinx ISE (que usa o HDL), uma ferramenta que é capaz de fazer o trabalho de converter a linguagem de alto nível, sob a forma adequada para ser baixados para o dispositivo Xilinx ..

Se qualquer corpo tem uma ferramenta, ou tem alguma idéia sobre essa ferramenta, eu aprecio a ajuda tanto ...

atenciosamente

 

[kvingle]

Yes.There outras formas também estão disponíveis, embora não seja utilizado em mainstream ..

1.linguagem C , com a ajuda da ferramenta como catapulta pelo mentor
2.SystemVerilog (sim, você pode usá-lo para o design também)
3.SytemC (Forte Cynthesizer SystemC torna possível GDSII)
4.extensão Simulink hdl designer para MATLAB. (muito útil para aplicações DSP cased)
5.AHDL hdl Altera (proprietário)
6.Java para a síntese (que eles chamam de como JHDL)
etcatenciosamente
Kishor

 

[asoom]

obrigado pela vossa ajuda ..

na verdade eu já comecei o meu projeto usando C, e vou usar codeveloper impulso para converter o código em código de HDL, que pode ser baixado para FPGA ..

você ouviu dele ou usá-lo?O que você acha disso?

Obrigado novamente ..

 

[kvingle]

Eu fiz uma pesquisa sobre este software e achou sair agradável.Eu tinha uma sessão WebEx com seus especialistas, tem uma versão de avaliação. A ferramenta é útil para projetar em um nível abstrato.
Você primeiro código em C, então o código é convertido em HDL de escolha, então o fluxo normal.

 

[asoom]

sim, é um bom software, mas não estou indo para usá-lo, pois ele não suporta números de ponto flutuante, e que são vitais no meu projeto ..

existe outro software de gráficos mentor que fazer quase o mesmo trabalho, quase sem restrições, mas eu não poderia obtê-lo ou encontrá-lo em qualquer lugar!mesmo a versão de avaliação não é livre!

De qualquer forma eu preciso fazer o desenho com C para a primeira simulação e efeitos de regularização, então eu vou escrevê-lo novamente com Verilog, também não tenho outra escolha!

a menos que se alguém tem alguma idéia?

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutral" border="0" />