eu tenho um problema com este código

É a lógica do relógio gerado? se sio - mudar agora. Relógios lógicos pode causar todos os tipos de problemas. A sua muito melhor para gerar relógio permite em vez disso.
 
Quer dizer que este vhdl funciona bem, mas você tem que alterá-lo para uma velocidade de relógio novo e freqüência de saída? Você escreveu ou simplesmente copiá-lo em outro lugar? Isso é realmente uma atribuição de faculdade / universidade que você quer que façamos para você?
 

Welcome to EDABoard.com

Sponsor

Back
Top