estimativa de energia após a síntese e Lugar-&-rota

[Naderi]

Queridos todos,

Na minha concepção, o consumo de energia total estimado após a síntese por Cadence-BuildGates é:
Interno Cell Fuga Net =
0,2904 3,9775 0,3833 = 4,6512 mW

Quando, depois de lugar e de rota, Cadence-Encounter relatórios:
Poder fuga Total = 337395.002511uW

Alguém pode me dizer por que pode haver um tal diffence?O que pode estar errado?

Obrigado,
Ali

 

[MarcS]

2 motivos:

(a.) Síntese funciona no modo "relógio" ideal antes de CTS.Portanto, não pode ver o relógio buffers porque não foi inserido ainda.Depois de P & R a árvore inteira é implementada relógio (na verdade, ele está lá depois CTS), e isso muda o poder (vazamento mesmo, por causa do clock gating)

mas a razão mais importante é ..
(b) O poder de fuga é dependente da atividade de seu circuito.Esteja ciente de que a "atividade" para a análise do poder consiste em 2 (!) Parâmetros para cada nó: P-switch, que é a probabilidade de que o nó irá mudar, e P-alta (ou P-baixo), que é a probabilidade que um nó está no alto (ou baixo) do estado.

O poder de fuga de uma porta é muito dependente do Estado, se as entradas.A 3-input NAND, por exemplo, tem muita entrada de estados diferentes, que dão ao estado de saída mesmo -, mas cada estado imput irá causar um vazamento de diferente na NAND, ea diferença é muito grande.

Assim, se construído Gates está assumindo uma atividade diferente (P-profile) de altura para a sua concepção do encontro, eles vão poder obter números diferentes.

Para obter as duas ferramentas para dar os mesmos resultados, você deve pelo menos certificar-se de que eles estão usando exatamente os mesmos padrões de atividade (até mesmo para poder fuga!).Mas, infelizmente, mesmo assim eles não vão concordar, porque Build-Gates não consegue ver a rede de distribuição de relógio e encontro pode.