espartano pino LOC problema

[Tetra]

O problema summrized nas seguintes etapas

1 - Eu preciso atribuir algumas pinos pf espartano 2 dispositivo para que eu usei diferentes thode a fazê-lo (restringe editor, UCF gnerated arquivo de Leonardo, atributo no arquivo VHDL) todos thode deu bons resultados e os Constraint Editor ver as atribuições de pinos em a necessária positiones.

2 - O MAP passo na concepção gerente deu o seguinte erro em quase todos os afectados pin

"ERRO: MapLib: 30 - Bad formato para LOC constrangimento 129 do IBUF. Para contornar esta
erro definir a variável de ambiente 'XIL_MAP_LOCWARN'. "

3 - Eu fiz a configuração do ambiente exigido a todas as variáveis e fluxo de concepção foi passar com sucesso.

4 - Analisamos a produção do relatório "ALMOFADA relatório" e achei que o atribuído pino localização muito diferente da observada nos constrangimentos editor.

qualquer um pode ajudar.

 

[Karlheinz]

Oi Tetra,

Acho que o problema é, que tenta utilizar um primitivo (o IBUF) sobre
um pino que não tem um presente.

Poderia ser mais específico, o dispositivo que, caso, que o pino número?

HG

 

[Tetra]

No que diz respeito ao dispositivo é SpartanII XC2S100-5PQ144.
quanto ao processo e pino número, eu fiz uma experiência que um destino NAND e atribuiu o 3 terminais com I / O portos e eu tenho os mesmos resultados.

 

[ZAPE]

1.Tem certeza que o LOC sintaxe é certo?Digo isto é: NET "XX" LOC = "P99"; Verifique a informação da Xilinx.

2.Sobre o "XIL_MAP_LOCWARN" Eu vou restaurá-lo valor anterior.Ele só evita os avisos.

3.Eu não lembro exatamente a versão, talvez ISE 4.1, mas um problema relacionado com as limitações editor foi relatado.

4.Envie seu desenho para o que lhe dá mais ajuda.

 

[ZAPE]

Tenho verificado Xilinx site, e não há XC2S100-PQ144.Ver ficheiros anexados.
Desculpe, mas você precisa de login para ver esta penhora

 

[Tetra]

quanto ao dispositivo é spartanII 100K portão e-5PQ144 especificar grad velocidade e embalagem por isso não irá mudar a nossa setuation como o folw param em determinados passo.qualquer forma

Estou certo de que o direito LOC sintaxe é como traduzir a etapa passada.
sobre "XI_MAP_LOCWARN" thats direita, é só evita a advertência.
Eu uso 4/1 com windows 98 e Virtex-alvo e não de esse erro apareceu.agora eu duvido que actualmente cerca de 2000 ganhar o meu SO.

 

[tlp71@hotmail.com]

Pode ser que você use para mapear uma reservados pino ou especial?
Tenho a mesma dificuldade para se atribuir o feito caracterizaria alfinete.
Post irei analisá-lo.
tchau.
G.

 

[Tetra]

Caro TPL71
Eu evitados os pinos especiais na minha concepção.e ter a certeza que fiz um pequeno desenho NAND gat e eu ssigned a três pinos em geral I / O pins e eu tenho o mesmo erro.Dos ninguém passou a concepção de fluxo
Leonardo - file.edf -> aliança ---> file.bit sobre win2000 (Pentium4 1.5HZ) com sucesso?