Erro de propriedade em LVS

[analog_layout]

Eu sou um novato no layout usando atualmente Calibre para verificação e layout editor estação IC.Estou USIG UMC design kit 0,18.

Para um layout capactior eu tenho um erro LVS.
'c propriedade não na origem'

Quando eu olhei o netlist gerado por Calibre do layout das propriedades do capacitor estão todas listadas lá e tudo correto.

mas no entanto, no netlist gerado por Calibre do esquema para LVS, somente o comprimento ea largura estão listados na netlist (declaração tempero para C).

O que posso fazer para ter certeza de que Calibre lê o valor da capacitância do esquemático e obter um LVS limpo?

se eu gerar o netlist como de costume o esquema todo o comprimento, largura e valor capactiance estão corretamente netlisted.

O que posso fazer para ter certeza de que Calibre lê o valor da capacitância do esquemático e obter um LVS limpo?
geralmente quando nós começamos um erro de propriedade em LVS?podemos negligenciar esse erro?

 

[pph_cq]

Acho que para w capacitor & match L é o suficiente, você pode renunciar erro c propriedade.

 

[protonixs]

a largura eo comprimento do capacitor MOS no layout deve coincidir com o esquema.
outros bens de correspondência, como o tipo de dispositivo também deve ser observada.

 

[analog_layout]

Sim eu ter verificado e comparado todas as propriedades do capacitor no netlist gerado a partir do esquema e do netlist gerado a partir do layout que Calibre utilizados para comparação.
W e L são exatamente iguais.o tipo de dispositivo também são iguais.
c valor só está ausente no netlist gerado a partir do esquemáticoEu era apenas verificar os arquivos de regras Calibre.

Se eu comentar a instrução trace propriedade no arquivo de regras eu recebo um relatório LVS correta.

Você acha que esta é a maneira correta de se livrar deste erro de propriedade?

================================================== ==================

Outro erro PLEASE HELPao fazer um layout indutor eu tenho o seguinte erro

Error: No matching ". SUBCKT instrução" para "L_SLCR20K_RF" na linha 19 em my_pathl arquivo / L.calibre.src.net "

O seguinte é o netlist do arquivo 'L.calibre.src.net'
L_SLCR20K_RF é o nome do modelo de indutor na UMC
.................................................. ......................
*
* Pathname Componente: $ lib / default.group / logic.views / L
*
. L SUBCKT no

X1 no chão L_SLCR20K_RF
. extremidades L
================================================== ================
O seguinte é o netlist do layout lay.net

* SPICE netlist
***************************************

. SUBCKT L POS NEG SUB
. ENDS
***************************************
. SUBCKT L terra no
** N = 169 PE = 3 IP = 0 FDC = 1
X0 no chão n L = 2,5 d = 0,00012595 w = 6.00544e-06 [$ L_SLCR20K_RF] $ X = Y = 19,980 $ 163,530 $ D = 76
. ENDS
***************************************
================================================== ===

O que poderia ser a razão para este erro?

 

[joezl82]

você pode adicionar a propriedade em c netlist por sua própria

 

[lsfeng]

analog_layout escreveu:

Eu sou um novato no layout usando atualmente Calibre para verificação e layout editor estação IC.
Estou USIG UMC design kit 0,18.Para um layout capactior eu tenho um erro LVS.

'c propriedade não na origem'Quando eu olhei o netlist gerado por Calibre do layout das propriedades do capacitor estão todas listadas lá e tudo correto.mas no entanto, no netlist gerado por Calibre do esquema para LVS, somente o comprimento ea largura estão listados na netlist (declaração tempero para C).O que posso fazer para ter certeza de que Calibre lê o valor da capacitância do esquemático e obter um LVS limpo?se eu gerar o netlist como de costume o esquema todo o comprimento, largura e valor capactiance estão corretamente netlisted.O que posso fazer para ter certeza de que Calibre lê o valor da capacitância do esquemático e obter um LVS limpo?

geralmente quando nós começamos um erro de propriedade em LVS?
podemos negligenciar esse erro?

 

[analog_layout]

Estou USIG UMC 0,18 modo misto / RF 1P6M kit de desenho de processos.

Eu verifiquei o capacitor declarações dispositivo geração do arquivo de regras
A extração de capacitância e as instruções de rastreamento de propriedade são todos definidos.
Eu não sou capaz de entender o que está causando o erro.

 

[lsfeng]

analog_layout escreveu:

Estou USIG UMC 0,18 modo misto / RF 1P6M kit de desenho de processos.Eu verifiquei o capacitor declarações dispositivo geração do arquivo de regras

A extração de capacitância e as instruções de rastreamento de propriedade são todos definidos.

Eu não sou capaz de entender o que está causando o erro.