Erro ADC conduta ou .....

[gunturikishore]

Oi amigos, estou tentando undesrstand a arquitetura ADC Pipeplined e eu sou golpeado no tensões limiar modificado para vref / 4 e-vref / 4 nos dois conversores bit. O papel de referência que eu estou lendo é "A 10-b 20-Msample / s Conveter Analog-to-Digital" do IEEE Jouranl de Circuitos de Estado Sólido, vol27, No.3, Março de 1992. O segundo método com as tensões de limiar modificado parece ser do tipo aumento médio de codificação, enquanto o primeiro método com tensões limiar de vref / 2,0 e-vref / 2 como tipo de piso meados de codificação digital, embora o jornal diz que ser para variações de tensão de limiar. Else a codificação parece estar em erro de 1 / 2 LSB para a metade da de toda a gama de ADC, quando todos os comparadores são woking perfeitamente. Alguém pode me dar uma ideia nessa direção. Obrigado antecipadamente pela ajuda.

 

[manissri]

oi o vref / 4 e-vref / 4 é tomado coz a ADC é de 1,5 bit e é apenas 00 01 e 10 nível de tensão, exceto a última etapa (em que o 11 também é tomada) ea offeset comp ser lsb / 4 ele é tomado como vref / 4 e-vref / 4. regads manish

 

[yeziwong]

a saída fianl é adicionado pela sobreposição de um bit de cada fase, portanto, não há engano.

 

[manissri]

para mais informações leia tese Clain que está disponível em uc berckley