EMC / EMI / TEF questões de lógica nível

[ymli]

Oi,

Existe alguma orientação para evitar a EMC / EMI / TEF problema na lógica nível, ex:
quando desenvolver a RTL Verilog código.

Obrigado

 

[eda_wiz]

EMC \ IME problemas aparecem no nível do conselho de administração ou no nível de layout RFICs.e pode impediu que só em nível.
Então, tanto quanto sei Não existem Verilog Codificação orientações para evitar a EMC.