D
dathoang86
Guest
Por favor, me ajude.Eu projetar um circuito ADC clock de 160 MSPS.
Meu circuito irá funcionar em uma eletrônica de alta intensidade, há muito barulho neste envirment.Gostaria de saber sobre os dados de rastreamento de layout, eu posso precisar para o layout la em camada interna (em camadas sob a camada superior)?
Meu circuito irá funcionar em uma eletrônica de alta intensidade, há muito barulho neste envirment.Gostaria de saber sobre os dados de rastreamento de layout, eu posso precisar para o layout la em camada interna (em camadas sob a camada superior)?