Dsp questão Builder

[bercam]

Estou trabalhando com @ ltera QuartusII 4.0 e gostaria de implementar algumas dsp algoritmos de MATLAB 6.5 para @ ltera FPGA (Stratix ou CycloneI).

Dsp Builder é uma boa forma / ferramenta para fazer isso?

Posso lidar com o HDL código gerado como um novo bloco em qu (a) rtus?

Dsp Builder é tratada como uma nova ferramenta de Matlab?

Thanks in advance.

 

[mhmhmh]

Oi bercam

Com esta ferramenta você pode testar algoritmos em DSP FPGA muito rapidamente e sem dor.Mas DSP Builder (e também
da Xilinx SysGen) não é o ideal para aplicação em DSP FPGA.Se você quiser um desempenho elevado você deve usar Matlab Link para Modelsim e mão codificadas DSP design.

Há uma outra solução para esta situação - Accel FPGA, mas não tenho experiência com ele.

"Posso lidar com o HDL código gerado como um novo bloco em qu (a) rtus?"
Acho que você pode importar desenho criado por DSPBuilder e implementado por qu (a) rtus em novo projeto como uma Logiclock região.

"É Dsp Builder tratada como uma nova ferramenta de Matlab?"
Sim.Ele é.Você tem muitos blocos e também tem bons docs para eles

Melhor reg

 

[cawan]

Da minha experiência, a auto-vhdl código gerado pelo Matlab Simulink com compilador é um sinal de demonstração @ ltera mostrar a possibilidade de aplicação usando dsp eda.No entanto, para efeitos de alto desempenho, é impossível confiar eda para gerar a sua aplicação dsp totalmente.Em vez disso, acredito que o futuro do produto @ ltera apoiará um melhor desempenho na execução dsp com a correlação de modelsim e Matlab.