dinâmica VHDL PCI-.... testbench núcleo ou qualquer coisa ...

[vahidkh6222]

oi tudo.
Eu no meu projeto Bolonha deve implementar uma interface 33Mhz PCI-alvo usando uma FPGA SpartanII.
Tenho feito o PCI-core design .... VHDLEu fiz este passo a passo como especificação de uma maneira hierárquica ...
mas sei que eu preciso de um teste dinâmico para testbench i wut desenvolvidos.Eu não sei exatamente as operações reais ocorrem em um ônibus do comandante, controlador de interrupção e etc ..

alguém sabe um pronto para usar testbench ou pelo menos ter uma refrence para implementar essa funcionalidade a?.

alguma ideia melhor?!

thanks in advance.

 

[Saho]

Do olhar os seguintes documentos.

http://www.plda.com/download/doc/ip/pci/testbench_user_guide.pdf

http://ntserv1.ida.ing.tu-bs.de/EGSE/pci_64_docu/altera/ug_pcitestbench.pdf

 

[kevinbrace]

Oi vahidkh6222,

Embora atualmente somente para Verilog, VHDL e janelas não está completamente pronto ainda, mas você pode querer considerar BDS XPCI PCI core IP que nós desenvolvemos.
BDS XPCI PCI núcleo IP é um Xilinx (TM) LogiCORE (TM) PCI compatível com PCI núcleo IP.
Oferecemos este PCI núcleo IP para tão pouco quanto $ 100 para não-comercial, sem fins lucrativos, para uso pessoal.
Para mais informações visite http://www.bracedesignsolutions.com,.Kevin Bracevahidkh6222 escreveu:

oi tudo.

Eu no meu projeto Bolonha deve implementar uma interface 33Mhz PCI-alvo usando uma FPGA SpartanII.

Tenho feito o PCI-core design .... VHDL
Eu fiz este passo a passo como especificação de uma maneira hierárquica ...

mas sei que eu preciso de um teste dinâmico para testbench i wut desenvolvidos.
Eu não sei exatamente as operações reais ocorrem em um ônibus do comandante, controlador de interrupção e etc ..alguém sabe um pronto para usar testbench ou pelo menos ter uma refrence para implementar essa funcionalidade a?.alguma ideia melhor?!thanks in advance.

 

[vahidkh6222]

tnx Kevin, mas ....Eu fiz isso mesmo, eu só preciso de um testbench ...gratuitamente, ou, pelo menos, muito menos dispendioso do que isso ...

 

[lzh08]

você pode olhar para ele de www.opencores.org

 

[kevinbrace]

Oi vahidkh6222,

Eu acho que 100 dólares para o núcleo IP PCI testbench é demais para você.
Se você considerar o tempo necessário para desenvolver os modelos de verificação, eu pessoalmente acho que 100 dólares vale a pena o custo, mesmo se você não usar o PCI núcleo IP próprio.
De qualquer forma, vou explicar o testbench PCI você estará recebendo R $ 100.
O testbench PCI que vem com BDS XPCI núcleo IP PCI consiste de um host para ponte PCI, PCI árbitro, e alvo modelo único dispositivo PCI.
Do host para ponte PCI, você pode iniciar várias operações PCI como uma configuração de ler ciclo.
Você pode até iniciar uma transferência burst PCI longo do Host para ponte PCI com programáveis byte permitir, estados de espera, 1 bit de paridade de erro.
A meta só modelo de dispositivo PCI é principalmente para a depuração de um mestre de barramento (iniciador) dispositivo PCI, e pode ser programado para inserir novamente, estados de espera, desligar estilo (Desligar com dados ou sem dados), ou erro de leitura de paridade.
Estes modelos foram escritos em Verilog, ea maioria dos portar VHDL não foi finalizado, tão rapidamente quanto você paga para o IP core PCI, você terá a versão VHDL do testbench PCI.
ModelSim é o único apoio oficial do simulador HDL, mas o próprio testbench PCI deve trabalhar com outros simuladores de HDL (Verilog e VHDL).Kevin Brace--
Brace Design Solutions
Xilinx (TM) LogiCORE (TM) PCI compatível BDS XPCI PCI núcleo IP disponível para o tão pouco quanto $ 100 para não-comercial, sem fins lucrativos, para uso pessoal.
http://www.bracedesignsolutions.com

Xilinx e LogiCORE são marcas registradas da Xilinx, Inc.vahidkh6222 escreveu:

tnx Kevin, mas ....
Eu fiz isso mesmo, eu só preciso de um testbench ...
gratuitamente, ou, pelo menos, muito menos dispendioso do que isso ...